InP制造技术

本发明专利技术提供了一种

【技术实现步骤摘要】
InP基平衡探测器集成芯片及其制备方法


[0001]本专利技术涉及光电子领域，尤其涉及一种
InP
基平衡探测器集成芯片及其制备方法
。

技术介绍

[0002]信息时代下，各行业的飞速发展离不开通信技术水平的提升，而随着通信内容种类日益丰富和信息传输速率不断提升，对光通信接收技术也有更高的需求
。
光电探测器作为光通信接收端的核心器件，在长距离光通信数据传递中具有重要应用价值，在性能上应具有高带宽，高速，高响应度等特性
。
目前实现长距离光通信运输主要采用以波分复用主导的多路传输和以光强度
、
相位等作为通信信号为主的相干光通信传输，后者随着
DSP
数字信号处理技术的发展逐渐成为当下重要的光通信传输方式
。
[0003]相干光通信采用的接收方式包括多探测器并接结构和平衡探测器结构，相比于传统采用多个探测器并接方式，平衡探测器结构的出现提高了芯片结构的利用率，减少器件互连带来的光功率损耗和相位偏差等问题，同时其还能与多种器件和波导结构集成实现诸多功能
。

技术实现思路

[0004]鉴于上述问题，本专利技术提供了一种
InP
基平衡探测器集成芯片及其制备方法
。
[0005]根据本专利技术的第一个方面，提供了一种
InP
基平衡探测器集成芯片，包括：
[0006]衬底；
[0007]多模干涉耦合波导区，位于所述衬底之上，用于耦合信号光和本征光并实现功率均分，得到均分相干光信号；
[0008]平衡探测器区，位置于所述衬底之上，用于将所述均分相干光信号转化为电信号；
[0009]其中，所述多模干涉耦合波导区与所述平衡探测器区对接
。
[0010]根据本专利技术实施例，所述多模干涉耦合波导区为2×2波导结构
。
[0011]根据本专利技术实施例，所述多模干涉耦合波导区自下而上依次包括：与衬底直接接触的下波导层，波导芯层，上波导层，以及位于多模干涉区中心处金属接触结构
。
[0012]根据本专利技术实施例，所述多模干涉耦合波导区包括：输入波导区，渐变耦合波导区，多模干涉区以及输出波导区；
[0013]所述多模干涉区的两侧对接所述分布渐变耦合波导区，一侧对接分布渐变耦合波导区与输入波导区对接，另一侧对接分布渐变耦合波导区与输出波导区对接；
[0014]其中，所述所述多模干涉耦合波导区的输出波导区与所述平衡探测器区对接
。
[0015]根据本专利技术实施例，在需要降低输出功率不平均度的情况下，在所述上波导层上方增加金属接触结构，通过微量电注入方式对输出功率差进行微调从而降低输出功率不平均度
。
[0016]根据本专利技术实施例，所述平衡探测器区自下而上依次包括：
N
接触层，光学匹配层，第一吸收层，第二吸收层，能带过渡层，上包层，
P
接触层，
N
电极，设置于第一吸收层上的
N
电
极，设置于
P
接触层之上的
P
电极；
[0017]所述
N
接触层和所述光学匹配层与所述下波导层对接；
[0018]所述第一吸收层和所述第二吸收层与所述波导芯层对接；
[0019]所述上包层和所述
P
接触层与所述上波导层对接
。
[0020]根据本专利技术实施例，所述第一吸收层
、
第二吸收层和能带过渡层设置厚度与波导芯层厚度相匹配
。
[0021]根据本专利技术实施例，所述下波导层为
N
掺杂的
InP
层，掺杂浓度为5×
10
17
cm
‑3，厚度在
0.6
‑
1um
；
[0022]所述波导芯层为未掺杂的与
InP
晶格匹配的
InGaAsP
层，厚度在
500
‑
800nm
；
[0023]所述上波导层为未掺杂的
InP
层，厚度在
0.8
‑
1.2um。
[0024]根据本专利技术的第二个方面，提供了一种
InP
基平衡探测器集成芯片的制备方法，包括：
[0025]制备衬底；
[0026]制备位于所述衬底之上的多模干涉耦合波导区，所述多模干涉耦合波导区用于耦合信号光和本征光并实现功率均分，得到均分相干光信号；
[0027]制备位于所述衬底之上的平衡探测器区，所述平衡探测器区用于将所述均分相干光信号转化为电信号；
[0028]其中，所述多模干涉耦合波导区与所述平衡探测器区对接
。
[0029]根据本专利技术实施例，所述制备位于所述衬底之上的多模干涉耦合波导区包括：
[0030]依次制备与衬底直接接触的下波导层，波导芯层，上波导层，以及位于多模干涉区中心处金属接触结构；
[0031]所述制备位于所述衬底之上的平衡探测器区包括：
[0032]依次制备
N
接触层，光学匹配层，第一吸收层，第二吸收层，能带过渡层，上包层，
P
接触层，
N
电极，设置于第一吸收层上的
N
电极，设置于
P
接触层之上的
P
电极；
[0033]所述
N
接触层和所述光学匹配层与所述下波导层对接；
[0034]所述第一吸收层和所述第二吸收层与所述波导芯层对接；
[0035]所述上包层和所述
P
接触层与所述上波导层对接
。
[0036]本专利技术所提出的一种
InP
基平衡探测器集成芯片及其制备方法至少具有以下有益效果：
[0037]1、
该平衡探测器集成芯片采用单片集成技术，将多模干涉耦合波导和平衡光探测器组合，从而有效减小了器件互连尺寸，集成后的芯片能够在相干光领域
、
空间自由光通信领域具有一定的应用价值
。
[0038]2、
本专利技术采用多模干涉耦合波导结构，通过添加可调谐电极以输入电流达到微量调节波导折射率的目的，因此在此结构下能够降低输出光的不平衡度，进而实现对
RIN
噪声的抑制
。
[0039]3、
本专利技术所提到的具有双吸收区的平衡探测器，能将通过多模干涉耦合器均分的光信号充分吸收并转化为电信号，通过对该探测器其他层结构的材料和厚度的设计，使其能够实现高带宽，高响应度的特点，应用于高速光通信领域
。
附图说明
[0040]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述内容以及其他目的
、
特征和优本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种
InP
基平衡探测器集成芯片，其特征在于，包括：衬底；多模干涉耦合波导区，位于所述衬底之上，用于耦合信号光和本征光并实现功率均分，得到均分相干光信号；平衡探测器区，位置于所述衬底之上，用于将所述均分相干光信号转化为电信号；其中，所述多模干涉耦合波导区与所述平衡探测器区对接
。2.
根据权利要求1所述的
InP
基平衡探测器集成芯片，其特征在于，所述多模干涉耦合波导区为2×2波导结构
。3.
根据权利要求1所述的
InP
基平衡探测器集成芯片，其特征在于，所述多模干涉耦合波导区自下而上依次包括：与衬底直接接触的下波导层，波导芯层，上波导层，以及位于多模干涉耦合波导区中心处的金属接触结构
。4.
根据权利要求1所述的
InP
基平衡探测器集成芯片，其特征在于，所述多模干涉耦合波导区包括：输入波导区，渐变耦合波导区，多模干涉区以及输出波导区；所述多模干涉区的两侧对接所述分布渐变耦合波导区，一侧对接分布渐变耦合波导区与输入波导区对接，另一侧对接分布渐变耦合波导区与输出波导区对接；其中，所述所述多模干涉耦合波导区的输出波导区与所述平衡探测器区对接
。5.
根据权利要求1所述的
InP
基平衡探测器集成芯片，其特征在于，在需要降低输出功率不平均度的情况下，在所述上波导层上方增加金属接触结构，通过微量电注入方式对输出功率差进行微调从而降低输出功率不平均度
。6.
根据权利要求3所述的
InP
基平衡探测器集成芯片，其特征在于，所述平衡探测器区自下而上依次包括：
N
接触层，光学匹配层，第一吸收层，第二吸收层，能带过渡层，上包层，
P
接触层，设置于第一吸收层上的
N
电极，设置于
P
接触层之上的
P
电极；所述
N
接触层和所述光学匹配层与所述下波导层对接；所述第一吸收层和所述第二吸收层与所述波导芯层对接；所述上包层和所述
P
接触层与所述上波导层对接
。7.
根据权利要求1所述的
InP...

【专利技术属性】
技术研发人员：郑煜，韩勤，叶焓，王帅，耿立妍，褚艺渺，肖帆，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：