一种芯片内部的降压电压源电路制造技术

本发明专利技术公开了一种芯片内部的降压电压源电路，涉及半导体电子领域，该芯片内部的降压电压源电路包括电流源单元

【技术实现步骤摘要】
一种芯片内部的降压电压源电路


[0001]本专利技术涉及半导体电子领域，具体是一种芯片内部的降压电压源电路
。

技术介绍

[0002]在半导体领域中，一些高压的芯片中也会有低压的电路部分，这些低压电路部分需要有内部的降压电压源提供工作电压，高压芯片的工作电压
VDD
可能在5伏特以上，而芯片内的低压电路可能只有5伏特以内的耐压，低压部分的电源只需要2至3伏特，不能将芯片的电压
VDD
直接应用在这部分电路上
。
[0003]电压源是从实际电源抽象出来的一种理想模型，具有恒定的输出电压，即指某种输出稳定电压的电源
。
一般芯片的电压源可以由稳压二极管来实现其功能，如图1，该电压源上的器件流过最小工作电流之后，器件上输出的压降保持恒定，
VIN
为输入电压，稳压二极管
D1
上的压降输出为
VOUT
，外部电阻
R2
用来设定总的电源电流
。
电阻
R2
上的压降等于输入电压与稳压输出电压两者的压差
。
[0004]上述降压电压源结构简单，但是需要给定特定的稳压二极管器件，对芯片设计者们来说，工艺器件库可能会缺少所需的稳压二极管器件，工艺的选择难度提升，需要改进
。

技术实现思路

[0005]本专利技术的目的在于提供一种芯片内部的降压电压源电路，以解决上述
技术介绍
中提出的问题
。
[0006]为实现上述目的，本专利技术提供如下技术方案：
[0007]一种芯片内部的降压电压源电路，包括电流源单元
、
输出电压串联单元，电流源的一端连接输入电压
VIN
，电流源的另一端连接输出电压串联单元的一端，输出电压串联单元的另一端接地
。
[0008]作为本专利技术再进一步的方案：电流源单元包括
MOS
管
V1、
电阻
R1
，
MOS
管
V1
的
D
极连接输入电压
VIN
，
MOS
管
V1
的
S
极连接电阻
R1
的一端，电阻
R1
的另一端连接
MOS
管
V1
的
G
极
、
输出电压串联单元的一端
。
[0009]作为本专利技术再进一步的方案：
MOS
管
V1
为高压耗尽型
NMOS
管
。
[0010]作为本专利技术再进一步的方案：输出电压串联单元包括至少一个
MOS
管
V2、
至少一个
MOS
管
V3
，
MOS
管
V2
的
G
极和
S
极连接，形成连接点，
MOS
管
V3
的
G
极和
S
极连接，形成连接点，
MOS
管
V2
和
MOS
管
V3
之间通过连接点连接
。
[0011]作为本专利技术再进一步的方案：
MOS
管
V2
为低压增强型
PMOS
管，
MOS
管
V3
为低压增强型
NMOS
管
。
[0012]作为本专利技术再进一步的方案：所述芯片内部的降压电压源电路还包括
MOS
管
V4
，
MOS
管
V4
的
G
极连接
MOS
管
V1
的
G
极，
MOS
管
V4
的
S
极连接内部降压电源，
MOS
管
V4
的
D
极连接输入电压
VIN。
[0013]作为本专利技术再进一步的方案：
MOS
管
V4
为高压耗尽型
NMOS
管，
MOS
管
V4
构成源跟随
器
。
[0014]与现有技术相比，本专利技术的有益效果是：本专利技术所提出的降压电路输出电压可给半导体芯片内部的其他低压电路供电，输出电压为
MOS
管
V2
和
MOS
管
V3
（输出电压串联单元）的开启电压之和，
MOS
管
V2
和
MOS
管
V3
的开启电压与低压电路部分的
MOS
管
V4
相同，消除了工艺偏差带来的影响；本专利技术无需采用稳压二极管，实现了在芯片内部提供高压转低压的内部电压源，避免了繁琐的电路结构，具有稳定
、
低成本
、
适用性广泛等优点
。
附图说明
[0015]图1为现有芯片内部的降压电压源的电路图
。
[0016]图2为一种芯片内部的降压电压源电路的电路图
。
[0017]图3为一种芯片内部的降压电压源电路的的电路仿真结果图
。
具体实施方式
[0018]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚
、
完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例，基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围
。
[0019]请参阅图2，一种芯片内部的降压电压源电路，包括电流源单元
、
输出电压串联单元，电流源的一端连接输入电压
VIN
，电流源的另一端连接输出电压串联单元的一端，输出电压串联单元的另一端接地
。
[0020]在本实施例中：请参阅图2，电流源单元包括
MOS
管
V1、
电阻
R1
，
MOS
管
V1
的
D
极连接输入电压
VIN
，
MOS
管
V1
的
S
极连接电阻
R1
的一端，电阻
R1
的另一端连接
MOS
管
V1
的
G
极
、
输出电压串联单元的一端
。
[0021]MOS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种芯片内部的降压电压源电路，其特征在于，该芯片内部的降压电压源电路包括电流源单元
、
输出电压串联单元，电流源的一端连接输入电压
VIN
，电流源的另一端连接输出电压串联单元的一端，输出电压串联单元的另一端接地
。2.
根据权利要求1所述的芯片内部的降压电压源电路，其特征在于，电流源单元包括
MOS
管
V1、
电阻
R1
，
MOS
管
V1
的
D
极连接输入电压
VIN
，
MOS
管
V1
的
S
极连接电阻
R1
的一端，电阻
R1
的另一端连接
MOS
管
V1
的
G
极
、
输出电压串联单元的一端
。3.
根据权利要求2所述的芯片内部的降压电压源电路，其特征在于，
MOS
管
V1
为高压耗尽型
NMOS
管
。4.
根据权利要求1所述的芯片内部的降压电压源电路，其特征在于，输出电压串联单元包括至少一个
MOS
管
V2、
至少一个
MOS
管
V3
，
MOS
管
V2
的
G
极和
S
极连接，形成...

【专利技术属性】
技术研发人员：沈彬，黄年亚，宋霄，
申请(专利权)人：无锡靖芯科技有限公司，
类型：发明
国别省市：