一种带高边采样的复合型低侧驱动器制造技术

本发明专利技术公开了一种带高边采样的复合型低侧驱动器，涉及集成电路领域，该带高边采样的复合型低侧驱动器包括：复合型低侧驱动电路，用于接收控制器的控制信号，驱动MOS管Q1导通状况；MOS管Q1，用于导通时，负载LOAD导通得电；负载LOAD，用于负载得电工作；本发明专利技术的有益效果是：本发明专利技术提出了复合型低侧驱动电路和高边采样电路，两种技术集成在单颗芯片里，外围元器件少易于实际生产应用，复合型低侧驱动电路解决驱动低内阻功率MOSFET时需要在100ns时间内提供几安培电流脉冲的问题，高边采样电路解决低边采样电路因接地和噪音干扰导致采样信号失真的问题，提高信号抗干扰性，便于兼容不同的应用需求。同的应用需求。同的应用需求。

【技术实现步骤摘要】
一种带高边采样的复合型低侧驱动器


[0001]本专利技术涉及集成电路领域，具体是一种带高边采样的复合型低侧驱动器。

技术介绍

[0002]复合型低侧驱动器是电子领域一种常见的门极驱动电路，其目的是将来自模拟或数字控制器的开关信号转换为控制MOSFET所必须的功率信号，要提供高达几安培的电流脉冲，确保低内阻的功率MOSFET快速安全的切换。
[0003]现有的复合型低侧驱动器驱动低内阻功率MOSFET时难以在很短时间内提供几安培电流脉冲，功率MOSFET切换较慢，需要改进。

技术实现思路

[0004]本专利技术的目的在于提供一种带高边采样的复合型低侧驱动器，以解决上述
技术介绍
中提出的问题。
[0005]为实现上述目的，本专利技术提供如下技术方案：
[0006]一种带高边采样的复合型低侧驱动器，包括：
[0007]复合型低侧驱动电路，用于接收控制器的控制信号，驱动MOS管Q1导通状况；
[0008]MOS管Q1，用于导通时，负载LOAD导通得电；
[0009]负载LOAD，用于负载得电工作；
[0010]电阻R0，用于作为采样电阻，反馈采样电压给高边采样电路；
[0011]高边采样电路，用于采样电阻R0上的电压，放大后输出给控制器；
[0012]复合型低侧驱动电路连接MOS管Q1的G极，MOS管Q1的S极接地，MOS管Q1的D极连接负载LOAD的一端，负载LOAD的另一端连接电阻R0的一端、高边采样电路的一端，电阻R0的另一端连接供电电压VBUS、高边采样电路的另一端。
[0013]作为本专利技术再进一步的方案：复合型低侧驱动电路包括施密特触发器U1、MOS管Q2、MOS管Q3、MOS管Q5、MOS管Q6、MOS管Q8、MOS管Q9、三极管Q4、三极管Q5，施密特触发器U1的输入端连接MOS管Q9的G极、MOS管Q5的G极、MOS管Q3的G极、MOS管Q8的G极、输入信号VIN1，施密特触发器U1的输出端连接MOS管Q6的G极、MOS管Q2的G极，MOS管Q6的D极连接MOS管Q9的S极、三极管Q7的集电极、供电电压VDD，MOS管Q6的S极连接三极管Q7的基极、MOS管Q5的D极，MOS管Q5的S极接地，三极管Q7的发射极连接MOS管Q9的D极、MOS管Q8的D极、MOS管Q3的D极、三极管Q4的集电极、MOS管Q1的G极，MOS管Q3的S极连接三极管Q4的基极、MOS管Q2的D极，MOS管Q2的S极接地，MOS管Q8的S极接地，三极管Q4的发射极接地。
[0014]作为本专利技术再进一步的方案：MOS管Q2、MOS管Q3、MOS管Q5、MOS管Q6、MOS管Q8为NMOS管，MOS管Q9为PMOS管。
[0015]作为本专利技术再进一步的方案：三极管Q4、三极管Q7为NPN三极管。
[0016]作为本专利技术再进一步的方案：高边采样电路包括电阻R1、电阻R2、电阻R3、电阻R4、放大器OP1，电阻R3的一端连接电阻R0的一端，电阻R4的一端连接电阻R0的另一端，电阻R3
的另一端连接电阻R1的一端、放大器OP1的同相端，电阻R4的另一端连接放大器OP1的反相端、电阻R2的一端，放大器OP1的输出端连接电阻R2的另一端、输出信号VOUT2，电阻R1的另一端连接基准电压VREF。
[0017]作为本专利技术再进一步的方案：复合型低侧驱动电路和高边采样电路采用同一供电电压VDD。
[0018]作为本专利技术再进一步的方案：MOS管Q1为NMOS管。
[0019]与现有技术相比，本专利技术的有益效果是：本专利技术提出了复合型低侧驱动电路和高边采样电路，两种技术集成在单颗芯片里，外围元器件少易于实际生产应用，复合型低侧驱动电路解决驱动低内阻功率MOSFET时需要在100ns时间内提供几安培电流脉冲的问题，高边采样电路解决低边采样电路因接地和噪音干扰导致采样信号失真的问题，提高信号抗干扰性，便于兼容不同的应用需求。
附图说明
[0020]图1为一种带高边采样的复合型低侧驱动器的电路框图。
[0021]图2为复合型低侧驱动器电路的电路图。
[0022]图3为高边采样电路的电路图。
[0023]图4为复合型低侧驱动器电路V
IN1
、V
OUT1
及I
OUT1
的时序图。
具体实施方式
[0024]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例，基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0025]请参阅图1，一种带高边采样的复合型低侧驱动器，包括：
[0026]复合型低侧驱动电路130，用于接收控制器的控制信号，驱动MOS管Q1导通状况；
[0027]MOS管Q1，用于导通时，负载LOAD导通得电；
[0028]负载LOAD，用于负载得电工作；
[0029]电阻R0，用于作为采样电阻，反馈采样电压给高边采样电路140；
[0030]高边采样电路140，用于采样电阻R0上的电压，放大后输出给控制器；
[0031]复合型低侧驱动电路130连接MOS管Q1的G极，MOS管Q1的S极接地，MOS管Q1的D极连接负载LOAD的一端，负载LOAD的另一端连接电阻R0的一端、高边采样电路140的一端，电阻R0的另一端连接供电电压VBUS、高边采样电路140的另一端。
[0032]在本实施例中：请参阅图2，复合型低侧驱动电路130包括施密特触发器U1、MOS管Q2、MOS管Q3、MOS管Q5、MOS管Q6、MOS管Q8、MOS管Q9、三极管Q4、三极管Q5，施密特触发器U1的输入端连接MOS管Q9的G极、MOS管Q5的G极、MOS管Q3的G极、MOS管Q8的G极、输入信号VIN1，施密特触发器U1的输出端连接MOS管Q6的G极、MOS管Q2的G极，MOS管Q6的D极连接MOS管Q9的S极、三极管Q7的集电极、供电电压VDD，MOS管Q6的S极连接三极管Q7的基极、MOS管Q5的D极，MOS管Q5的S极接地，三极管Q7的发射极连接MOS管Q9的D极、MOS管Q8的D极、MOS管Q3的D极、三极管Q4的集电极、MOS管Q1的G极，MOS管Q3的S极连接三极管Q4的基极、MOS管Q2的D极，MOS
管Q2的S极接地，MOS管Q8的S极接地，三极管Q4的发射极接地。
[0033]在本实施例中：请参阅图2，MOS管Q2、MOS管Q3、MOS管Q5、MOS管Q6、MOS管Q8为NMOS管，MOS管Q9为PMOS管。
[0034]在本实施例中：请参阅图2，三极管Q4、三极管Q7为NPN三极管。
[0035]当复合型低侧驱动电路130驱动低内阻功率MOS管Q1时，复合型低侧驱动电路130的输入及输出端VIN1、VOUT1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带高边采样的复合型低侧驱动器，其特征在于：该带高边采样的复合型低侧驱动器包括：复合型低侧驱动电路，用于接收控制器的控制信号，驱动MOS管Q1导通状况；MOS管Q1，用于导通时，负载LOAD导通得电；负载LOAD，用于负载得电工作；电阻R0，用于作为采样电阻，反馈采样电压给高边采样电路；高边采样电路，用于采样电阻R0上的电压，放大后输出给控制器；复合型低侧驱动电路连接MOS管Q1的G极，MOS管Q1的S极接地，MOS管Q1的D极连接负载LOAD的一端，负载LOAD的另一端连接电阻R0的一端、高边采样电路的一端，电阻R0的另一端连接供电电压VBUS、高边采样电路的另一端。2.根据权利要求1所述的带高边采样的复合型低侧驱动器，其特征在于，复合型低侧驱动电路包括施密特触发器U1、MOS管Q2、MOS管Q3、MOS管Q5、MOS管Q6、MOS管Q8、MOS管Q9、三极管Q4、三极管Q5，施密特触发器U1的输入端连接MOS管Q9的G极、MOS管Q5的G极、MOS管Q3的G极、MOS管Q8的G极、输入信号VIN1，施密特触发器U1的输出端连接MOS管Q6的G极、MOS管Q2的G极，MOS管Q6的D极连接MOS管Q9的S极、三极管Q7的集电极、供电电压VDD，MOS管Q6的S极连接三极管Q7的基极、MOS管Q5的D极，MOS管Q5的S极接地，三极管Q7的发...

【专利技术属性】
技术研发人员：高舰艇，黄年亚，宋霄，
申请(专利权)人：无锡靖芯科技有限公司，
类型：发明
国别省市：