封装结构制造技术

本申请涉及一种封装结构

【技术实现步骤摘要】
封装结构、芯片结构及其制备方法


[0001]本申请涉及封装
，特别是涉及一种封装结构
、
芯片结构及其制备方法
。

技术介绍

[0002]随着半导体技术的发展，屏蔽结构对于射频系统的封装起到重要作用
。
[0003]对于射频系统中的需要屏蔽结构的器件，传统的做法通常是对完成射频系统完整功能的芯片组进行切割，然后对其侧面进行镀层来实现屏蔽
。
该种处理方式工艺步骤复杂，工艺过程存在局限性
。

技术实现思路

[0004]基于此，有必要针对传统技术中的工艺步骤复杂的问题提供一种封装结构
、
芯片结构及其制备方法
。
[0005]为了实现上述目的，一方面，本申请提供了一种封装结构，包括：
[0006]封装基板，所述封装基板包括接地导电部；
[0007]多个芯片组，位于所述封装基板上，所述芯片组包括多个芯片；
[0008]第一导电立墙，位于所述封装基板上且位于所述芯片组两侧，所述第一导电立墙分隔所述芯片组并与所述接地导电部连接；
[0009]第二导电立墙，位于同一所述芯片组的所述芯片之间；
[0010]介质膜，覆盖所述封装基板
、
所述芯片组以及所述第一导电立墙的侧壁；
[0011]塑封层，位于所述介质膜上，暴露所述第一导电立墙，且所述第二导电立墙位于所述塑封层内；
[0012]导电层，位于所述塑封层上，且覆盖所述第一导电立墙，所述导电层电连接所述第二导电立墙
。
[0013]上述封装结构中，第一导电立墙同导电层共同构成芯片组的屏蔽结构，同时，第二导电立墙
、
第一导电立墙以及导电层形成各个芯片之间的内部隔离，使得封装结构具有屏蔽功能，扩展了封装结构的功能
。
[0014]在其中一个实施例中，所述第二导电立墙贯穿所述塑封层，所述导电层覆盖所述第二导电立墙
。
[0015]在其中一个实施例中，所述第二导电立墙位于所述介质膜的远离所述封装基板的一侧
。
[0016]在其中一个实施例中，所述封装结构还包括：
[0017]空腔，位于所述介质膜
、
所述芯片与所述封装基板之间
。
[0018]本申请还提供了一种芯片结构，包括：
[0019]第一封装基板，所述第一封装基板包括接地导电部；
[0020]芯片组，位于所述第一封装基板上，所述芯片组包括多个芯片；
[0021]第一导电立墙，位于所述第一封装基板上且位于所述芯片组两侧，所述第一导电
立墙与所述接地导电部连接；
[0022]第二导电立墙，位于所述芯片之间；
[0023]第一介质膜，覆盖所述第一封装基板
、
所述芯片组以及所述第一导电立墙的侧壁；
[0024]第一塑封层，位于所述第一介质膜上，暴露所述第一导电立墙，且所述第二导电立墙位于所述第一塑封层内；
[0025]第一导电层，位于所述第一塑封层上，且覆盖所述第一导电立墙，所述第一导电层电连接所述第二导电立墙
。
[0026]本申请还提供了一种封装结构的制备方法，包括：
[0027]提供封装基板，所述封装基板包括接地导电部；
[0028]于所述封装基板上形成多个芯片组，所述芯片组包括多个芯片；
[0029]于所述封装基板上形成位于所述芯片组两侧的第一导电立墙，所述第一导电立墙分隔所述芯片组并与所述接地导电部连接；
[0030]形成覆盖所述封装基板
、
所述第一导电立墙以及所述芯片组的介质膜，且于同一所述芯片组的所述芯片之间形成第二导电立墙；
[0031]于所述介质膜上形成塑封层；
[0032]减薄所述塑封层，使所述第一导电立墙暴露；
[0033]形成覆盖减薄后的所述塑封层以及所述第一导电立墙的导电层，所述导电层电连接所述第二导电立墙
。
[0034]上述封装结构的制备方法中，位于芯片组两侧的第一导电立墙
、
位于芯片之间的第二导电立墙与导电层共同形成封装结构的屏蔽结构，简化了工艺步骤，提高了工艺效率
。
同时，本制备方法中并不需要对多个芯片组进行切割，可以整体形成导电层，进而实现屏蔽结构，简化工艺步骤
。
[0035]在其中一个实施例中，减薄所述塑封层，使所述第一导电立墙暴露的同时，还使所述第二导电立墙暴露；
[0036]形成覆盖减薄后的所述塑封层以及所述第一导电立墙的导电层，包括：
[0037]形成覆盖减薄后的所述塑封层
、
所述第一导电立墙以及所述第二导电立墙的导电层
。
[0038]在其中一个实施例中，形成覆盖所述封装基板
、
所述第一导电立墙以及所述芯片组的介质膜，且于同一所述芯片组的所述芯片之间形成第二导电立墙，包括：
[0039]形成覆盖所述封装基板
、
所述第一导电立墙以及所述芯片组的介质膜；
[0040]于所述介质膜的远离所述封装基板的一侧形成第二导电立墙
。
[0041]在其中一个实施例中，形成覆盖所述封装基板
、
所述第一导电立墙以及所述芯片组的介质膜的同时，还于所述介质膜
、
所述芯片与所述封装基板之间形成空腔
。
[0042]本申请还提供一种芯片结构的制备方法，包括：
[0043]提供任一实施例中所述封装结构；
[0044]切割所述导电层
、
所述塑封层
、
所述介质膜以及所述封装基板，使得多个所述芯片组分离，形成第一封装基板
、
第一介质膜
、
第一塑封层以及第一导电层，所述第一封装基板
、
所述第一介质膜
、
所述第一塑封层
、
所述第一导电层
、
所述第一导电立墙
、
所述第二导电立墙以及所述芯片组形成芯片结构
。
附图说明
[0045]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图
。
[0046]图1为一实施例中提供的封装结构的制备方法的流程图；
[0047]图2至图8为一实施例中提供的封装结构的制备方法中不同步骤所得结构的截面结构示意图；
[0048]图9为一实施例中提供的芯片结构的截面结构示意图
。
[0049]附图标记说明：
100
‑
封装基板，
110
‑
...

【技术保护点】

【技术特征摘要】
1.
一种封装结构，其特征在于，包括：封装基板，所述封装基板包括接地导电部；多个芯片组，位于所述封装基板上，所述芯片组包括多个芯片；第一导电立墙，位于所述封装基板上且位于所述芯片组两侧，所述第一导电立墙分隔所述芯片组并与所述接地导电部连接；第二导电立墙，位于同一所述芯片组的所述芯片之间；介质膜，覆盖所述封装基板
、
所述芯片组以及所述第一导电立墙的侧壁；塑封层，位于所述介质膜上，暴露所述第一导电立墙，且所述第二导电立墙位于所述塑封层内；导电层，位于所述塑封层上，且覆盖所述第一导电立墙，所述导电层电连接所述第二导电立墙
。2.
根据权利要求1所述的封装结构，其特征在于，所述第二导电立墙贯穿所述塑封层，所述导电层覆盖所述第二导电立墙
。3.
根据权利要求1所述的封装结构，其特征在于，所述第二导电立墙位于所述介质膜的远离所述封装基板的一侧
。4.
根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括：空腔，位于所述介质膜
、
所述芯片与所述封装基板之间
。5.
一种芯片结构，其特征在于，包括：第一封装基板，所述第一封装基板包括接地导电部；芯片组，位于所述第一封装基板上，所述芯片组包括多个芯片；第一导电立墙，位于所述第一封装基板上且位于所述芯片组两侧，所述第一导电立墙与所述接地导电部连接；第二导电立墙，位于所述芯片之间；第一介质膜，覆盖所述第一封装基板
、
所述芯片组以及所述第一导电立墙的侧壁；第一塑封层，位于所述第一介质膜上，暴露所述第一导电立墙，且所述第二导电立墙位于所述第一塑封层内；第一导电层，位于所述第一塑封层上，且覆盖所述第一导电立墙，所述第一导电层电连接所述第二导电立墙
。6.
一种封装结构的制备方法，其特征在于，包括：提供封装基板，所述封装基板包括接地导电部；于所述封装基板上形成多个芯片组，所述芯片组包括多个芯片；于所述封装基板上形成位于所述芯片组两侧的第一导电立墙，所述第一导电立墙分隔所述芯片组并与所述接地导电部连接；形成覆盖所述封装基板

【专利技术属性】
技术研发人员：赵欣根，许超胜，王二磊，王训堂，孙铎，叶世芬，
申请(专利权)人：江苏卓胜微电子股份有限公司，
类型：发明
国别省市：