芯片电磁屏蔽结构及其制作方法技术

本发明专利技术提供了一种芯片电磁屏蔽结构及其制作方法，可以应用于集成微波光子技术领域

【技术实现步骤摘要】
芯片电磁屏蔽结构及其制作方法


[0001]本专利技术涉及集成微波光子领域，尤其涉及一种芯片电磁屏蔽结构及其制作方法
。

技术介绍

[0002]高速信号之间容易发生串扰，尤其是随着目前光通信，光计算领域的发展，数据中心对于信号处理的速率和密度提出了更高的需求，光电转换模块的性能要求随之提高，信号串扰的压力随之增大
。
为了提高光电转换模块处理信息的速度，一个重要的方法是利用集成光电调制器进行高速率多路信号的并行转换
。
目前，光电调制器芯片上的信号密度越来越大，信号的高速多通道低串扰传输出现了很多新的挑战
。
高速信号之间的互相干扰给电磁屏蔽设计提出了更高的挑战
。
在更小的芯片面积内布置更多的高速信号线，同时减小多路信号间的串扰，是目前提高数据中心性能的重要途经
。
[0003]以往对于高速芯片的防串扰设计，往往更多地关注在芯片周围的封装结构中设计各种屏蔽结构
。
封装结构中的屏蔽结构可以解决芯片受到外界电磁波干扰的问题，但是无法解决芯片内部不同信号线之间的互相影响
。

技术实现思路

[0004]鉴于上述问题，本专利技术提供了一种芯片电磁屏蔽结构及其制作方法，以期减小具有多个高频信号线的芯片内部的信号串扰，降低信号噪声，减小损耗
。
[0005]根据本专利技术的第一个方面，提供了一种芯片电磁屏蔽结构，包括：导电基底5；绝缘保护层6，形成于所述导电基底5上，所述绝缘保护层6内设置有信号导线1和与所述导电基底5相连的芯片屏蔽线2，所述芯片屏蔽线2至少部分形成于所述绝缘保护层6内，且所述芯片屏蔽线2设置在所述信号导线1的两侧；盖板，包括盖板绝缘层
4、
导电镀层8和与所述导电镀层8相连的盖板屏蔽线7，所述盖板绝缘层4位于所述绝缘保护层6的上方，将所述信号导线1和所述芯片屏蔽线2与导电镀层8隔绝，所述导电镀层8形成于所述盖板绝缘层4上，所述盖板屏蔽线7至少部分形成于盖板绝缘层4内，且所述盖板屏蔽线7与所述芯片屏蔽线2相连；其中，所述芯片电磁屏蔽结构上开设有通孔3，所述通孔3的表面涂敷有导电材料，所述通孔3贯穿所述导电基底
5、
所述芯片屏蔽线
2、
所述盖板屏蔽线7和所述导电镀层
8。
[0006]可选的，所述盖板屏蔽线7的一部分位于所述盖板绝缘层4内，所述盖板屏蔽线7的另一部分凸出于所述盖板绝缘层4外，且所述另一部分的位置与所述芯片屏蔽线2的位置相对应
。
[0007]可选的，所述芯片屏蔽线2的一部分位于所述绝缘保护层6内，所述芯片屏蔽线2的另一部分凸出于所述绝缘保护层6外，且所述另一部分的位置与所述盖板屏蔽线7的位置相对应
。
[0008]可选的，所述芯片屏蔽线2的位于所述绝缘保护层6内，所述芯片屏蔽线2的上表面
外露，且所述芯片屏蔽线2的位置与所述盖板屏蔽线7的位置相对应
。
[0009]可选的，所述盖板屏蔽线7通过倒装焊工艺与所述芯片屏蔽线2相焊接
。
[0010]可选的，所述导电镀层8的厚度小于1微米
。
[0011]可选的，所述芯片屏蔽线
2、
所述导电基底
5、
盖板屏蔽线7和导电镀层8的材料均为导电材料
。
[0012]本专利技术的第二方面提供了一种芯片电磁屏蔽结构的制作方法，包括：制造芯片部分，所述芯片部分包括信号导线
1、
芯片屏蔽线
2、
导电基底5和绝缘保护层6，所述绝缘保护层6形成于所述导电基底5上，所述绝缘保护层6内设置有信号导线1和与所述导电基底5相连的芯片屏蔽线2，所述芯片屏蔽线2至少部分形成于所述绝缘保护层6内，且所述芯片屏蔽线2设置在所述信号导线1的两侧；制造盖板部分，所述盖板部分包括盖板绝缘层
4、
导电镀层8和与所述导电镀层8相连的盖板屏蔽线7，所述盖板绝缘层4位于所述绝缘保护层6的上方，将所述信号导线1和所述芯片屏蔽线2与导电镀层8隔绝，所述导电镀层8形成于所述盖板绝缘层4上，所述盖板屏蔽线7至少部分形成于盖板绝缘层4内，且所述盖板屏蔽线7与所述芯片屏蔽线2相连；在所述芯片部分和所述盖板部分上开设通孔，所述通孔3的表面涂敷有导电材料，所述通孔3贯穿所述导电基底
5、
所述芯片屏蔽线
2、
所述盖板屏蔽线7和所述导电镀层8；将所述盖板屏蔽线7与所述芯片屏蔽线2相焊接，使所述芯片部分和所述盖板部分键合在一起
。
[0013]可选的，所述制造芯片部分包括：在信号导线1的两侧制造芯片屏蔽线2，所述芯片屏蔽线2的高度高于所述信号导线1；在所述信号导线1和所述芯片屏蔽线2周围制造绝缘保护层6，所述绝缘保护层6的高度高于所述信号导线1；在所述绝缘保护层6的底部制造导电基底
5。
[0014]可选的，所述制造盖板部分包括：制作与所述芯片部分尺寸相同的盖板绝缘层4；按照与所述芯片部分上的芯片屏蔽线2相同的图形制作掩模版，利用所述掩模版在所述盖板绝缘层4上制造盖板屏蔽线7，所述盖板屏蔽线7的走向与所述芯片屏蔽线2相同，所述盖板绝缘层4的高度不高于所述盖板屏蔽线7；在所述盖板绝缘层4上制造导电镀层
8。
[0015]基于上述实施例，本专利技术提供的的芯片电磁屏蔽结构相对于现有技术具有如下优点：（1）传统的芯片屏蔽线只能对处于与高速信号导线同一平面上的信号进行屏蔽，本专利技术增加了对于芯片上方空间的信号屏蔽功能
。
[0016]（2）与封装结构中的屏蔽结构相比，本专利技术还可以屏蔽封装于同一管壳内的不同高速芯片间的互相干扰，以及同一块芯片上不同信号导线间的互相干扰
。
[0017]（3）本专利技术将一部分屏蔽结构转移到盖板上，降低了芯片本身的工艺复杂度，有利于降低生产成本
。
[0018]（4）本专利技术盖板部分通过回流焊等工艺倒扣键合在芯片部分上，在提供信号屏蔽
功能的同时也对芯片表面的结构提供了保护
。
附图说明
[0019]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述内容以及其他目的
、
特征和优点将更为清楚，在附图中：图1示意性示出了根据本专利技术实施例的芯片电磁屏蔽结构的截面图（图3中的截面
A
）；图2示意性示出了根据本专利技术实施例的芯片电磁屏蔽结构的另一截面图（图3中的截面
B
）；图3示意性示出了根据本专利技术实施例的芯片电磁屏蔽结构的俯视截面图（图1中的截面
C
）；图4示意性示出了根据本专利技术又一实施例的芯片电磁屏蔽结构的截面图；图5示意性示出了根据本专利技术实施例的芯片电磁屏蔽结构的制作方法的流程图
。
[0020]附图标记说明：信号导线
1、
芯片屏蔽线
2、
通孔
3、
盖板绝缘层
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种芯片电磁屏蔽结构，其特征在于，包括：导电基底；绝缘保护层，形成于所述导电基底上，所述绝缘保护层内设置有信号导线和与所述导电基底相连的芯片屏蔽线，所述芯片屏蔽线至少部分形成于所述绝缘保护层内，且所述芯片屏蔽线设置在所述信号导线的两侧；盖板，包括盖板绝缘层
、
导电镀层和与所述导电镀层相连的盖板屏蔽线，所述盖板绝缘层位于所述绝缘保护层的上方，将所述信号导线和所述芯片屏蔽线与导电镀层隔绝，所述导电镀层形成于所述盖板绝缘层上，所述盖板屏蔽线至少部分形成于盖板绝缘层内，且所述盖板屏蔽线与所述芯片屏蔽线相连；其中，所述芯片电磁屏蔽结构上开设有通孔，所述通孔的表面涂敷有导电材料，所述通孔贯穿所述导电基底
、
所述芯片屏蔽线
、
所述盖板屏蔽线和所述导电镀层
。2.
根据权利要求1所述的芯片电磁屏蔽结构，其特征在于，所述盖板屏蔽线的一部分位于所述盖板绝缘层内，所述盖板屏蔽线的另一部分凸出于所述盖板绝缘层外，且所述另一部分的位置与所述芯片屏蔽线的位置相对应
。3.
根据权利要求1或2所述的芯片电磁屏蔽结构，其特征在于，所述芯片屏蔽线的一部分位于所述绝缘保护层内，所述芯片屏蔽线的另一部分凸出于所述绝缘保护层外，且所述另一部分的位置与所述盖板屏蔽线的位置相对应
。4.
根据权利要求2所述的芯片电磁屏蔽结构，其特征在于，所述芯片屏蔽线的位于所述绝缘保护层内，所述芯片屏蔽线的上表面外露，且所述芯片屏蔽线的位置与所述盖板屏蔽线的位置相对应
。5.
根据权利要求1所述的芯片电磁屏蔽结构，其特征在于，所述盖板屏蔽线通过倒装焊工艺与所述芯片屏蔽线相焊接
。6.
根据权利要求1所述的芯片电磁屏蔽结构，其特征在于，所述导电镀层的厚度小于1微米
。7.
根据权利要求1所述的芯片电磁屏蔽结构，其特征在于，所述芯片屏蔽线
、
所述导电基底<...

【专利技术属性】
技术研发人员：李明，屈扬，谢毓俊，杨先超，任之良，赵志勇，孙雨舟，李伟，祝宁华，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：