一种制造技术

本发明专利技术属于集成电路设计领域，具体涉及一种

【技术实现步骤摘要】
一种RS485/RS422接口驱动器输出电路及其控制方法


[0001]本专利技术属于集成电路设计领域，具体涉及一种
RS485/RS422
接口驱动器输出电路及其控制方法
。

技术介绍

[0002]RS485
协议是美国电子工业协会
(Electronic Industry Association
，
EIA)
制定的一种串行物理接口标准，其是在
RS
‑
422
基础上制定的标准，
RS
‑
485
接口标准采用平衡式发送，差分式接收的数据收发器来驱动总线，其具有远距离传输
、
多节点
(32
个
)
以及传输线成本低的特性
。
[0003]但
RS485
接口输出共模电压达到
‑
7V
～
+12V
的宽范围，以降低在长线传输，因驱动器与接收器不共地带来的共模偏差；并且
RS485
驱动器输出短路至
‑7～
12V
时，短路电流应小于
250mA
，就对
RS485
驱动器设计带来巨大的挑战，已满足在高压与低压共模出现时对输出驱动管造成的影响，如
PMOS
与
NMOS
与输出端形成
PN
节的正向导通，产生大电流对后级电路以及负载端造成严重影响/>。
[0004]本方面设计了一种
RS485/RS422
接口驱动器输出电路与控制方法，从较低的输出共模电压
(
例如采集
‑
7V
的输出共模电压
)
到较高的电压
(
例如采集高达
12V
的输出共模电压
)
，逻辑控制电路根据输入的判决阈值，输出不同的控制信号，在不同状态下对
NMOS
驱动管与
PMOS
驱动管进行控制，通过在不同的共模电压下不同的电压嵌位，将
PN
结正向导通通路阻断，从而实现了在宽共模环境下的数据输出，该电路与控制方法可以被广泛应用
RS485/RS422
电路中
。

技术实现思路

[0005]为了不同状态下的输出共模电平对
NMOS
驱动管与
PMOS
驱动管进行控制，实现不同的电压嵌位，防止高低压下驱动管
PN
节导通后产生大电流，实现数据的宽共模电压传输，本专利技术提出一种
RS485/RS422
接口驱动器输出电路，包括逻辑控制单元
、
共模检测单元和主体电路单元，其中：
[0006]逻辑控制单元包括第一
PMOS
开关控制端
、
第二
PMOS
开关控制端
、
第一
NMOS
开关控制端
、
第二
NMOS
开关控制端
、
第三
NMOS
开关控制端
、
第一使能端
、
第二使能端；
[0007]共模监测单元根据电路的输出端输出两个阈值电压，逻辑控制单元根据阈值电压设置第一使能端和第二使能端的电压值；
[0008]主体电路单元包括第一～第八
P
型
MOS
管
、
第一～第八
N
型
MOS
管
、
第一～第三反相器
、
第一～第八电阻，第一反相器的输入端与逻辑控制单元的第一使能端连接，第二反相器的输入端与逻辑控制单元的第一
PMOS
开关控制端连接，第三反相器的输入端与逻辑控制单元的第二
PMOS
开关控制端连接；
[0009]第一
P
型
MOS
管的源极与电源端相连，第一
P
型
MOS
管的栅极与第一反相器输出端
、
第一使能端连接在一起，第一
P
型
MOS
管的衬底与漏极相连，第一
P
型
MOS
管的漏极与第二
P
型
MOS
管
、
第三
P
型
MOS
管的源极相连；
[0010]第二
P
型
MOS
管的栅极与第二反相器的输出端相连，第二
P
型
MOS
管的衬底与源极相连第二
P
型
MOS
管的漏极与输出端相连；
[0011]第三
P
型
MOS
管的栅极与第三反相器的输出端相连，第三
P
型
MOS
管的衬底与源极相连，第三
P
型
MOS
管的漏极与输出端相连；
[0012]第六
P
型
MOS
管的栅极与逻辑控制单元的第三
NMOS
开关控制端相连，第六
P
型
MOS
管的衬底和源极与电源端相连，第六
P
型
MOS
管的漏极与第三电阻的
PLUS
端
、
第一
N
型
MOS
管的栅极相连；
[0013]第四
N
型
MOS
管的栅极与逻辑控制单元的第三
NMOS
开关控制端相连，第四
N
型
MOS
管的的漏极与第三电阻的
MINUS
端相连，第四
N
型
MOS
管的的源极
、
衬底与第一
N
型
MOS
管
、
第二
N
型
MOS
管
、
第三
N
型
MOS
管
、
第五
N
型
MOS
管
、
第六
N
型
MOS
管
、
第七
N
型
MOS
管
、
第八
N
型
MOS
管的源极相连；
[0014]第八
N
型
MOS
管的栅极与第七电阻的
MINUS
端相连，第八
N
型
...

【技术保护点】

【技术特征摘要】
1.
一种
RS485/RS422
接口驱动器输出电路，其特征在于，包括逻辑控制单元
、
共模检测单元和主体电路单元，其中：逻辑控制单元包括第一
PMOS
开关控制端
、
第二
PMOS
开关控制端
、
第一
NMOS
开关控制端
、
第二
NMOS
开关控制端
、
第三
NMOS
开关控制端
、
第一使能端
、
第二使能端；共模监测单元根据电路的输出端输出两个阈值电压，逻辑控制单元根据阈值电压设置第一使能端和第二使能端的电压值；主体电路单元包括第一～第八
P
型
MOS
管
、
第一～第八
N
型
MOS
管
、
第一～第三反相器
、
第一～第八电阻，第一反相器的输入端与逻辑控制单元的第一使能端连接，第二反相器的输入端与逻辑控制单元的第一
PMOS
开关控制端
(DI_PI1)
连接，第三反相器的输入端与逻辑控制单元的第二
PMOS
开关控制端
(DI_PI2)
连接；第一
P
型
MOS
管的源极与电源端相连，第一
P
型
MOS
管的栅极与第一反相器输出端
、
第一使能端连接在一起，第一
P
型
MOS
管的衬底与漏极相连，第一
P
型
MOS
管的漏极与第二
P
型
MOS
管
、
第三
P
型
MOS
管的源极相连；第二
P
型
MOS
管的栅极与第二反相器的输出端相连，第二
P
型
MOS
管的衬底与源极相连第二
P
型
MOS
管的漏极与输出端相连；第三
P
型
MOS
管的栅极与第三反相器的输出端相连，第三
P
型
MOS
管的衬底与源极相连，第三
P
型
MOS
管的漏极与输出端相连；第六
P
型
MOS
管的栅极与逻辑控制单元的第三
NMOS
开关控制端相连，第六
P
型
MOS
管的衬底和源极与电源端相连，第六
P
型
MOS
管的漏极与第三电阻的
PLUS
端
、
第一
N
型
MOS
管的栅极相连；第四
N
型
MOS
管的栅极与逻辑控制单元的第三
NMOS
开关控制端相连，第四
N
型
MOS
管的的漏极与第三电阻的
MINUS
端相连，第四
N
型
MOS
管的的源极
、
衬底与第一
N
型
MOS
管
、
第二
N
型
MOS
管
、
第三
N
型
MOS
管
、
第五
N
型
MOS
管
、
第六
N
型
MOS
管
、
第七
N
型
MOS
管
、
第八
N
型
MOS
管的源极相连；第八
N
型
MOS
管的栅极与第七电阻的
MINUS
端相连，第八
N
型
MOS
管的衬底与源极相连，第八
N
型
MOS
管的漏极与第八电阻的
PLUS
端相连；第八电阻的
MINUS
端接地；第七
N
型
MOS
管的栅极与逻辑控制单元的第二使能端相连，第七
N
型
MOS
管的衬底与源极相连，第七
N
型
MOS
管的漏极与第七电阻的
PLUS
端相连；第一
N
型
MOS
管的衬底与源极相连，第一
N...

【专利技术属性】
技术研发人员：廖望，侯江，陈雪，黄晓宗，苏豪，陈浩，崔华锐，曾涛，侯东平，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：