半导体装置及其制造方法制造方法及图纸

一种半导体装置及其制造方法，半导体装置(具有混合的CMOS结构)包含第一单元区域至第四单元区域。在相对于例如Z轴上，第一单元区域及第二单元区域的每一者包含一对纳米片的第一堆叠及第二堆叠。第一堆叠的纳米片具有第一掺质类型，例如N型。第二堆叠的纳米片具有第二掺质类型，例如P型。在相对于第二方向(例如Y轴)上，每一对第一堆叠及第二堆叠代表CMOS结构。第三单元区域或第四单元区域中的每一个具有CFET结构，在相对于Z轴上，CFET结构为一种互补式金属氧化物半导体结构的类型。在相对于Y轴上，第三单元区域及第四单元区域彼此相邻。第三单元区域及第四单元区域彼此相邻。第三单元区域及第四单元区域彼此相邻。

【技术实现步骤摘要】
半导体装置及其制造方法


[0001]本揭露是关于一种半导体装置及其制造方法，特别是关于一种具有混合的互补式金属氧化物半导体结构的半导体装置及其制造方法。

技术介绍

[0002]半导体集成电路(Integrated Circuit，IC)产业生产各种模拟及数字半导体装置，以处理不同领域的问题。半导体工艺科技节点的发展已逐渐地在逐步增加的晶体管密度内缩小元件尺寸及收紧间隙。集成电路逐渐变得更小。
[0003]基本的互补式场效晶体管(complementary field effect transistor，CFET)包含第一主动区域及第二主动区域的堆叠，其中第二主动区域堆叠在第一主动区域上。

技术实现思路

[0004]本揭露的一态样是提供一种半导体装置(具有混合的互补式金属氧化物半导体结构)。半导体装置包含单元区域，其中每一者包含第一主动区域及第二主动区域，且单元区域包含：第一单元区域或第二单元区域，其中在相对于第一方向上，其第一单元区域或第二单元区域中的第一主动区域及第二主动区域的每一者包含多个纳米片的一对第一堆叠及第二堆本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，具有一混合的互补式金属氧化物半导体(complementary metaloxide semiconductor，CMOS)结构，其中该半导体装置包含：多个单元区域，其中所述多个单元区域的每一者包含多个第一主动区域及多个第二主动区域，且所述多个单元区域包含：一第一单元区域或一第二单元区域，其中在相对于一第一方向上，该第一单元区域或该第二单元区域中的该第一主动区域及该第二主动区域的每一者包含多个纳米片的一对第一堆叠及第二堆叠，该第一堆叠的所述多个纳米片具有一第一掺质类型，该第二堆叠的所述多个纳米片具有不同于该第一掺质类型的一第二掺质类型，在相对于一第二方向上，每一对第一堆叠及第二堆叠代表一互补式金属氧化物半导体结构，且该第二方向垂直于该第一方向；以及一第三单元区域与一第四单元区域，其中该第三单元区域与该第四单元区域中的每一个具有一互补式场效晶体管(complementary field effecttransistor，CFET)结构，在相对于该第一方向上，该互补式场效晶体管结构为一种类型的互补式金属氧化物半导体结构；在相对于该第二方向上，该第三单元区域及该第四单元区域彼此相邻；以及在相对于一第三方向上，该第三单元区域及该第四单元区域在所述多个第一主动区域及所述多个第二主动区域之间，其中该第三方向垂直于该第一方向及该第二方向的每一者。2.如权利要求1所述的半导体装置，其特征在于，其中在相对于该第一方向上，该第一单元区域及该第二单元区域的每一者的所述多个第一主动区域及所述多个第二主动区域于掺质类型相应地是同质；该第三单元区域及该第四单元区域的每一者包含多个第一主动区域及多个第二主动区域，且所述多个第一主动区域及所述多个第二主动区域的每一者包含具有一第一导电类型的多个纳米片的一第一堆叠及具有一第二导电类型的多个纳米片的一第二堆叠，其中该第一堆叠及该第二堆叠相对于该第一方向是分层配置；以及在相对于该第一方向上，该第三单元区域及该第四单元区域的每一者的所述多个第一主动区域及所述多个第二主动区域于掺质类型为异质。3.如权利要求1所述的半导体装置，其特征在于，其中该第一单元区域、该第二单元区域、该第三单元区域与该第四单元区域的每一者包含多个主动层；该第一单元区域及该第二单元区域的每一者的所述多个第一主动区域及所述多个第二主动区域的每一者包含四个主动层；以及该第三单元区域及该第四单元区域的每一者的所述多个第一主动区域及所述多个第二主动区域的每一者包含二个主动层。4.如权利要求1所述的半导体装置，其特征在于，其中在该第二方向及该第三方向上，该第一单元区域、该第二单元区域、该第三单元区域与该第四单元区域的每一者具有对应的一面积；该第一单元区域及该第二单元区域的每一者的该面积实质相同；该第三单元区域及该第四单元区域的每一者的该面积实质相同；以及该第三单元区域及该第四单元区域的所述面积的一总和实质相同于该第一单元区域
及该第二单元区域的每一者的该面积。5.如权利要求1所述的半导体装置，其特征在于，其中相对于该第二方向，该第三单元区域及该第四单元区域的每一者是在该第一单元区域及该第二单元区域之间；相对于该第二方向，该第三单元区域邻接该第四单元区域；以及相对于该第三方向，该半导体装置是：不具有另一第一单元区域，该另一第一单元区域位于该第一单元区域及该第三单元区域之间；不具有另一第二单元区域，该另一第二单元区域位于该第一单元区域及该第四单元区域之间；不具有另一第三单元区域，该另一第三单元区域位于该第二单元区域及该第三单元区域之间；不具有另一第四单元区域，该另一第四单元区域位于该第二单元区域及该第四单元区域之间。6.一种半导体装置，其特征在于，包含：多个单元区域，其中所述多个单元区域的每一者包含具有一或多个主动区域的多个主动层，在相对于一第一方向上，所述多个单元区域的每一者的所述多个主动层是以一分层配置堆叠；以及所述多个单元区域包含：一第一单元区域或一第二单元区域，其中该第一单元区域或该第二单元区域的每一者还包含一隔离边界层，其中在相对于该第一方向上，该隔离边界层分开其中的一第一组主动层及一第二组主动层，在相对于一第二方向上，其中的所述多个主动层的每一者包含彼此分开的多个第一主动区域及多个第二主动区域，且该第二方向垂直于该第一方向，其中的所述多个第一主动区域的每一者具有一第一掺质类型，且其中的所述多个第二主...

【专利技术属性】
技术研发人员：彭士玮，林俊言，曾健庭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：