半导体结构及其形成方法技术

本公开实施例提供一种半导体结构及其形成方法

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本公开涉及半导体
，本公开涉及但不限于一种半导体结构及其形成方法
。

技术介绍

[0002]随着电子设备朝着小型化和薄型化发展，对存储器芯片以及其它半导体结构的体积有了相应的要求，如何进一步缩小半导体结构的尺寸是目前需要解决的问题
。

技术实现思路

[0003]本公开实施例提供一种半导体结构及其形成方法
。
[0004]第一方面，本公开实施例提供一种半导体结构，包括：存储芯片
、
控制芯片和电容结构；其中：所述存储芯片包括阵列区域，所述控制芯片包括外围区域；所述控制芯片与所述存储芯片面对面键合连接；所述电容结构，位于所述存储芯片的远离键合面一侧的表面上，所述电容结构中的电容器与所述阵列区域中的对应晶体管电连接
。
[0005]在一些实施例中，所述晶体管包括：沟道柱和环绕所述沟道柱的全环栅结构；其中，所述沟道柱沿第一方向延伸且沿第二方向排列，所述电容器与所述沟道柱的一端电连接
。
[0006]在一些实施例中，所述全环栅结构包括：栅介质层
、
栅金属层和绝缘层；其中：所述栅介质层位于所述沟道柱的外壁；所述栅金属层与所述栅介质层的侧壁接触；所述绝缘层位于相邻的所述沟道柱之间的凹槽内，并填满所述凹槽
。
[0007]在一些实施例中，所述阵列区域还包括：位线结构，所述位线结构位于所述存储芯片的靠近所述键合面的一侧的表面上，所述位线结构与所述控制芯片和所述沟道柱电连接
。
[0008]在一些实施例中，所述外围区域包括外围电路和与所述外围电路电连接的接触垫；其中，所述外围电路，用于控制所述晶体管的导通与截止，以向对应的所述电容器中存储数据，和
/
或从对应的所述电容器中读取数据；所述接触垫，用于电连接所述存储芯片
。
[0009]在一些实施例中，所述存储芯片还包括非阵列区域；所述结构还包括：位于所述全环栅结构上以及所述非阵列区域上的绝缘结构；位于所述沟道柱上的节点接触和
/
或着落垫；所述电容结构中的电容器通过所述节点接触和
/
或所述着落垫与所述阵列区域中的晶体管电连接
。
[0010]在一些实施例中，所述电容器包括：第一电极层
、
第二电极层
、
和位于所述第一电极层与所述第二电极层之间的介电层，其中，所述第一电极层与所述存储芯片电连接
。
[0011]在一些实施例中，所述电容器之间包括：平行设置的第一支撑层和第二支撑层；其中，所述第一支撑层设置于所述电容器的中部外周；所述第二支撑层设置于所述电容器的顶部外周；所述第一支撑层和所述第二支撑层共同用于支撑所述电容器
。
[0012]在一些实施例中，所述结构还包括：填充层
、
第一金属层和第一导电柱；其中：所述
填充层位于所述非阵列区域的远离所述键合面一侧的表面上
、
所述电容结构的上表面以及所述电容器之间，所述填充层与所述第二电极层电连接；所述第一金属层位于所述填充层上；所述第一导电柱位于所述非阵列区域内，所述第一导电柱的两端分别与所述第一金属层和所述接触垫连接，用于电连接所述电容器与所述接触垫
。
[0013]在一些实施例中，所述结构还包括：位于所述第一金属层上和所述绝缘结构上的层间介质；位于所述层间介质上的第二金属层；连接所述第二金属层和所述接触垫的第二导电柱；其中，所述第二导电柱贯穿所述层间介质
、
绝缘结构以及所述非阵列区域，用于电连接所述第二金属层和所述接触垫
。
[0014]第二方面，本公开实施例提供一种半导体结构的形成方法，包括：提供控制芯片和存储芯片；其中，所述控制芯片包括外围区域，所述存储芯片包括阵列区域；将所述控制芯片与所述存储芯片面对面键合连接；在所述存储芯片的远离键合面一侧的表面上形成电容结构，其中，所述电容结构中的电容器与所述阵列区域中的对应晶体管电连接
。
[0015]在一些实施例中，所述晶体管包括：沟道柱和环绕所述沟道柱的全环栅结构；所述存储芯片的形成方法包括：提供初始衬底，所述初始衬底包括沿第一方向延伸
、
沿第二方向排列的所述沟道柱和凹槽；形成环绕所述沟道柱的所述全环栅结构
。
[0016]在一些实施例中，所述全环栅结构包括：栅介质层
、
第一子绝缘层
、
栅金属层和第二子绝缘层；形成环绕所述沟道柱的所述全环栅结构，包括：在所述沟道柱的外壁形成所述栅介质层；在形成所述栅介质层的凹槽的底部形成所述第一子绝缘层；在所述沟道柱上形成所述栅金属层，所述栅金属层环绕所述沟道柱；在凹槽中形成与所述初始衬底的表面齐平的所述第二子绝缘层
。
[0017]在一些实施例中，所述阵列区域还包括：与所述沟道柱和所述控制芯片电连接的位线结构；所述存储芯片的形成方法还包括：在形成全环栅结构的初始衬底的表面上形成所述位线结构
。
[0018]在一些实施例中，所述存储芯片的形成方法还包括：对所述初始衬底进行减薄处理，直至暴露出所述全环栅结构的底部的表面
。
[0019]在一些实施例中，在将所述控制芯片与所述存储芯片面对面键合连接之后，还包括：对所述存储芯片进行减薄处理，直至暴露出所述全环栅结构的底部的表面
。
[0020]在一些实施例中，所述存储芯片还包括非阵列区域；在将所述控制芯片与所述存储芯片键合连接之后，还包括：在所述全环栅结构上以及所述非阵列区域上形成绝缘结构；在所述沟道柱上形成接触结构，所述接触结构包括节点接触和
/
或着落垫，所述全环栅结构上的绝缘结构用于隔离相邻的所述接触结构；其中，所述电容结构中的电容器通过所述接触结构与所述阵列区域中的晶体管电连接
。
[0021]在一些实施例中，在所述存储芯片的远离键合面一侧的表面上形成电容结构，包括：在所述存储芯片的远离键合面一侧的表面上形成叠层，所述叠层自下而上依次包括：初始第一牺牲层
、
初始第一支撑层
、
初始第二牺牲层和初始第二支撑层；图案化所述叠层，以在所述存储芯片的远离键合面一侧的表面上形成电容孔；在每一所述电容孔的内壁形成第一电极层；图形化剩余的所述初始第一支撑层和剩余的所述初始第二支撑层，以在相邻多个电容孔之间形成开口；通过所述开口刻蚀剩余的所述初始第一牺牲层和剩余的所述初始第二牺牲层；在所述第一电极层的表面依次形成介电层和第二电极层，以形成所述电容结
构
。
[0022]在一些实施例中，所述方法还包括：在所述非阵列区域的远离所述键合面一侧的表面上
、
所述电容结构的上表面以及所述电容器之间依次形成填充层和第一金属层；其中，所述填充层与所述第二电极层电连接；在所述非阵列区域内形成连接所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体结构，其特征在于，包括：存储芯片
、
控制芯片和电容结构；其中：所述存储芯片包括阵列区域，所述控制芯片包括外围区域；所述控制芯片与所述存储芯片面对面键合连接；所述电容结构，位于所述存储芯片的远离键合面一侧的表面上，所述电容结构中的电容器与所述阵列区域中的对应晶体管电连接
。2.
根据权利要求1所述的结构，其特征在于，所述晶体管包括：沟道柱和环绕所述沟道柱的全环栅结构；其中，所述沟道柱沿第一方向延伸且沿第二方向排列，所述电容器与所述沟道柱的一端电连接
。3.
根据权利要求2所述的结构，其特征在于，所述全环栅结构包括：栅介质层
、
栅金属层和绝缘层；其中：所述栅介质层位于所述沟道柱的外壁；所述栅金属层与所述栅介质层的侧壁接触；所述绝缘层位于相邻的所述沟道柱之间的凹槽内，并填满所述凹槽
。4.
根据权利要求3所述的结构，其特征在于，所述阵列区域还包括：位线结构，所述位线结构位于所述存储芯片的靠近所述键合面的一侧的表面上，所述位线结构与所述控制芯片和所述沟道柱电连接
。5.
根据权利要求2所述的结构，其特征在于，所述外围区域包括外围电路和与所述外围电路电连接的接触垫；其中，所述外围电路，用于控制所述晶体管的导通与截止，以向对应的所述电容器中存储数据，和
/
或从对应的所述电容器中读取数据；所述接触垫，用于电连接所述存储芯片
。6.
根据权利要求5所述的结构，其特征在于，所述存储芯片还包括非阵列区域；所述结构还包括：位于所述全环栅结构上以及所述非阵列区域上的绝缘结构；位于所述沟道柱上的节点接触和
/
或着落垫；所述电容结构中的电容器通过所述节点接触和
/
或所述着落垫与所述阵列区域中的晶体管电连接
。7.
根据权利要求6所述结构，其特征在于，所述电容器包括：第一电极层
、
第二电极层
、
和位于所述第一电极层与所述第二电极层之间的介电层，其中，所述第一电极层与所述存储芯片电连接
。8.
根据权利要求7所述的结构，其特征在于，所述电容器之间包括：平行设置的第一支撑层和第二支撑层；其中，所述第一支撑层设置于所述电容器的中部外周；所述第二支撑层设置于所述电容器的顶部外周；所述第一支撑层和所述第二支撑层共同用于支撑所述电容器
。9.
根据权利要求7或8所述的结构，其特征在于，所述结构还包括：填充层
、
第一金属层和第一导电柱；其中：所述填充层位于所述非阵列区域的远离所述键合面一侧的表面上
、
所述电容结构的上表面以及所述电容器之间，所述填充层与所述第二电极层电连接；所述第一金属层位于所述填充层上；
所述第一导电柱位于所述非阵列区域内，所述第一导电柱的两端分别与所述第一金属层和所述接触垫连接，用于电连接所述电容器与所述接触垫
。10.
根据权利要求9所述的结构，其特征在于，所述结构还包括：位于所述第一金属层上和所述绝缘结构上的层间介质；位于所述层间介质上的第二金属层；连接所述第二金属层和所述接触垫的第二导电柱；其中，所述第二导电柱贯穿所述层间介质
、
绝缘结构以及所述非阵列区域，用于电连接所述第二金属层和所述接触垫
。11.
一种半导体结构的形成方法，其特征在于，包括：提供控制芯片和存储芯片；其中，所述控制芯片包括外围区域，所述存储芯片包括阵列区域；将所述控制芯片与所述存储芯片面对面键合连接；在所述存储芯片的远离键合面一侧的表面上形成电容结构，其中，所述电容结构中的电容器与所述阵列区域中的对应晶体管电连接
。12.
根据权利要求
11...

【专利技术属性】
技术研发人员：曹堪宇，李宗翰，刘志拯，杨怀伟，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：