芯片封装结构及其制备方法技术

本公开提供一种芯片封装结构及其制备方法

【技术实现步骤摘要】
芯片封装结构及其制备方法、封装模组


[0001]本公开实施例涉及半导体
，尤其涉及一种芯片封装结构及其制备方法
、
封装模组
。

技术介绍

[0002]在半导体行业中，系统级封装
(System in Package
，简称
SPI
封装
)
，是将多种功能芯片，比如，处理器和存储器等功能芯片集成到一个封装内，从而形成一个整体的封装模组
。
[0003]相关技术中，封装模组通常包括芯片封装结构以及包覆芯片封装结构的塑封层，其中，芯片封装结构包括封装基板以及设置在封装基板上的多个芯片，多个芯片通常沿垂直于封装基板的方向层叠设置，相邻的芯片之间通过硅通孔连接，与封装基板接触的芯片通过键合引线与封装基板电连接
。
[0004]但是，上述的芯片封装结构会影响信号的传输，进而降低封装模组的电性能
。

技术实现思路

[0005]鉴于上述问题，本公开实施例提供一种芯片封装结构及其制备方法
、
封装模组，能够提高提高芯片封装结构的信号传输速度，进而提高封装模组的电性能
。
[0006]本公开实施例的第一方面提供芯片封装结构的制备方法，包括如下步骤：
[0007]提供第一芯片和第二芯片，所述第一芯片和所述第二芯片均具有相对设置的第一表面和第二表面；
[0008]在所述第一芯片的第二表面上形成第一焊盘；
[0009]在所述第二芯片的第二表面上形成导电凸柱，所述导电凸柱包括导电柱和设置在所述导电柱上的导电部；
[0010]将所述第一芯片的第一表面封装在封装基板上；
[0011]将所述第二芯片的第二表面封装在所述第一芯片的第二表面上，所述导电凸柱与所述第一焊盘电接触；其中，所述第一芯片和所述第二芯片构成一个芯片组
。
[0012]在一些实施例中，在所述第二芯片的第二表面上形成导电凸柱的步骤包括：
[0013]在所述第二芯片的第二表面上形成第一掩膜层；
[0014]图形化所述第一掩膜层，以在所述第一掩膜层内形成第一掩膜开口，所述第一掩膜开口暴露出所述第二芯片的顶面；
[0015]在所述第一掩膜开口内形成层叠设置的导电柱和导电层；
[0016]去除所述第一掩膜层，并对所述导电层进行回焊工艺，以使所述导电层形成导电部，所述导电部远离所述第二芯片的顶面为弧形面
。
[0017]在一些实施例中，在所述第一掩膜开口内形成层叠设置的导电柱和导电层的步骤包括：
[0018]在所述第一掩膜开口内形成层叠设置的导电柱
、
第一导电层
、
第二导电层和第三
导电层；
[0019]对所述导电层进行回焊工艺，以使所述导电层形成导电部的步骤包括：
[0020]对所述第三导电层进行回焊工艺，以使所述第三导电层背离所述导电柱的顶面形成弧形面
。
[0021]在一些实施例中，在所述第一芯片的第二表面上形成第一焊盘的步骤还包括：
[0022]在第一芯片的第二表面上形成第二焊盘，其中，所述第二表面包括第一区域和围绕所述第一区域的第二区域，所述第一焊盘设置在所述第一区域内，所述第二焊盘设置在所述第二区域内
。
[0023]在一些实施例中，所述第一芯片的个数为多个，所述第二芯片的个数为多个；将所述第二芯片的第二表面封装在所述第一芯片的第二表面上的步骤之后，所述方法还包括：
[0024]将剩余的第一芯片和剩余的第二芯片依次封装在设置在封装基板的芯片组上，其中，剩余的所述第一芯片和剩余的所述第二芯片依次交替设置，且相邻的第一芯片的第二表面和第二芯片的第二表面接触
。
[0025]在一些实施例中，将所述第一芯片的第一表面封装在封装基板上的步骤，还包括：
[0026]在所述封装基板内形成第三焊盘和第四焊盘，所述第三焊盘用于实现所述封装基板内的布线层与所述第二焊盘的电连接；所述第四焊盘用于实现布线层与外界电路的电连接
。
[0027]在一些实施例中，在将剩余的第一芯片和剩余的第二芯片依次封装在设置在封装基板的芯片组上的步骤之后，所述方法还包括：
[0028]形成第一引线，在相邻的两个第一芯片中，所述第一引线的一端与其中一个所述第一芯片的第二焊盘连接，所述第一引线的另一端与另一个所述第一芯片的第二焊盘连接；
[0029]形成第二引线，所述第二引线的一端与所述封装基板直接连接的所述芯片组中第二焊盘连接，所述第二引线的另一端与所述封装基板内的布线层
。
[0030]本公开实施例的第二方面提供芯片封装结构，包括封装基板和芯片组，所述芯片组包括第一芯片和第二芯片，所述第一芯片和所述第二芯片均包括相对设置的第一表面和第二表面；
[0031]所述第一芯片的第一表面设置在所述封装基板上，所述第二芯片设置在所述第一芯片上，且所述第二芯片的第二表面与所述第一芯片的第二表面接触；
[0032]所述第一芯片的第二表面上设置有第一焊盘，所述第二芯片的第二表面上设置导电凸柱，所述导电凸柱包括导电柱和设置在所述导电柱上的导电部，所述导电部背离导电柱的顶面为弧形面，且所述导电部与所述第一焊盘电接触
。
[0033]在一些实施例中，还包括第二焊盘，所述第一芯片的第二表面包括第一区域以及围绕所述第一区域的第二区域，所述第一焊盘设置在所述第一区域内；所述第二焊盘设置在所述第二区域内
。
[0034]在一些实施例中，所述第二焊盘的个数为多个，多个所述第二焊盘沿所述第二区域背离所述第一区域的边缘间隔设置
。
[0035]在一些实施例中，所述芯片组的个数为多个，多个所述芯片组沿垂直于所述封装基板的方向层叠设置在所述封装基板上
。
[0036]在一些实施例中，还包括第一引线和第二引线，相邻的所述第一芯片的第二焊盘通过所述第一引线连接；所述第二引线的一端与所述封装基板直接连接的所述芯片组中第二焊盘连接，所述第二引线的另一端与所述封装基板内的布线层
。
[0037]在一些实施例中，所述封装基板内具有布线层；所述第二引线的一端与所述布线层电连接，所述第二引线的另一端与所述第二焊盘电连接
。
[0038]在一些实施例中，所述第二引线的一端通过第三焊盘与所述布线层电连接
。
[0039]在一些实施例中，所述封装基板朝向所述芯片组的表面上设置有容置槽，所述第三焊盘设置在所述容置槽内
。
[0040]在一些实施例中，所述封装基板还包括焊球，所述焊球设置在所述封装基板背离所述芯片组的表面上；
[0041]所述焊球通过第四焊盘与所述布线层电连接
。
[0042]本公开实施例第三方面提供的封装模组，包括第二方面所述的芯片封装结构和塑封层；
[0043]所述塑封层包裹在所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种芯片封装结构的制备方法，其特征在于，包括如下步骤：提供第一芯片和第二芯片，所述第一芯片和所述第二芯片均具有相对设置的第一表面和第二表面；在所述第一芯片的第二表面上形成第一焊盘；在所述第二芯片的第二表面上形成导电凸柱，所述导电凸柱包括导电柱和设置在所述导电柱上的导电部；将所述第一芯片的第一表面封装在封装基板上；将所述第二芯片的第二表面封装在所述第一芯片的第二表面上，所述导电凸柱与所述第一焊盘电接触；其中，所述第一芯片和所述第二芯片构成一个芯片组
。2.
根据权利要求1所述的芯片封装结构的制备方法，其特征在于，在所述第二芯片的第二表面上形成导电凸柱的步骤包括：在所述第二芯片的第二表面上形成第一掩膜层；图形化所述第一掩膜层，以在所述第一掩膜层内形成第一掩膜开口，所述第一掩膜开口暴露出所述第二芯片的顶面；在所述第一掩膜开口内形成层叠设置的导电柱和导电层；去除所述第一掩膜层，并对所述导电层进行回焊工艺，以使所述导电层形成导电部，所述导电部远离所述第二芯片的顶面为弧形面
。3.
根据权利要求2所述的芯片封装结构的制备方法，其特征在于，在所述第一掩膜开口内形成层叠设置的导电柱和导电层的步骤包括：在所述第一掩膜开口内形成层叠设置的导电柱
、
第一导电层
、
第二导电层和第三导电层；对所述导电层进行回焊工艺，以使所述导电层形成导电部的步骤包括：对所述第三导电层进行回焊工艺，以使所述第三导电层背离所述导电柱的顶面形成弧形面
。4.
根据权利要求1‑3任一项所述的芯片封装结构的制备方法，其特征在于，在所述第一芯片的第二表面上形成第一焊盘的步骤还包括：在第一芯片的第二表面上形成第二焊盘，其中，所述第二表面包括第一区域和围绕所述第一区域的第二区域，所述第一焊盘设置在所述第一区域内，所述第二焊盘设置在所述第二区域内
。5.
根据权利要求4所述的芯片封装结构的制备方法，其特征在于，所述第一芯片的个数为多个，所述第二芯片的个数为多个；将所述第二芯片的第二表面封装在所述第一芯片的第二表面上的步骤之后，所述方法还包括：将剩余的第一芯片和剩余的第二芯片依次封装在设置在封装基板的芯片组上，其中，剩余的所述第一芯片和剩余的所述第二芯片依次交替设置，且相邻的第一芯片的第二表面和第二芯片的第二表面接触
。6.
根据权利要求5所述的芯片封装结构的制备方法，其特征在于，将所述第一芯片的第一表面封装在封装基板上的步骤，还包括：在所述封装基板内形成第三焊盘和第四焊盘，所述第三焊盘用于实现所述封装基板内的布线层与所述第二焊盘的电连接；所述第四焊盘用于实现布线层与外界电路的电连接
。
7.
根据权利要求6所述的芯片封装结构的制备方法，其特征在于，在将剩余的第一芯片和剩余的第二芯片依次封装在设置在封装基板的芯片组上的步骤之后，所述方法还包括：形成第一引线，在相邻的两个第一芯片中，所述第一引线的一端与其中一个所述第一芯片的第二焊盘连接，...

【专利技术属性】
技术研发人员：唐燕菲，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：