一种制造技术

本实用新型专利技术公开了一种

【技术实现步骤摘要】
一种MOSFET器件


[0001]本技术涉及功率半导体领域，尤其涉及一种
MOSFET
器件
。

技术介绍

[0002]功率
MOS
场效应晶体管，即
MOSFET
，其原意是：
MOS(Metal Oxide Semiconductor
金属氧化物半导体
)
，
FET(Field Effect Transistor
场效应晶体管
)
，即以金属层
(M)
的栅极隔着氧化层
(O)
利用电场的效应来控制半导体
(S)
的场效应晶体管
。
功率
MOS
场效应晶体管也分为结型和绝缘栅型，但通常主要指绝缘栅型中的
MOS
型
(Metal Oxide Semiconductor FET)
，简称功率
MOSFET(Power MOSFET)。
结型功率场效应晶体管一般称作静电感应晶体管
(Static Induction Transistor——SIT)。
[0003]现有的
MOSFET
器件在使用时，轻掺杂外延层电阻率会比较高，在同样的耐压情况下，它的发热量会比较大，功耗也大，导致温度升高，击穿电压反而会降低，反向漏电流会加大，可能导致误触发，影响其它器件的正常工作
。

技术实现思路

[0004]针对现有技术中存在的问题，本技术提供一种
MOSFET
器件，降低器件的发热量，避免误触发
。
[0005]本技术提供一种
MOSFET
器件，包括金属化漏极；位于所述金属化漏极上的
N
型重掺杂衬底；位于所述
N
型重掺杂衬底上的
N
型轻掺杂外延层；所述
N
型轻掺杂外延层上方一侧具有第一
P
型体区，另一侧具有第二
P
型体区；所述第一
P
型体区上部具有第一
N
型中掺杂区，所述第二
P
型体区上部具有第二
N
型中掺杂区，其中，
[0006]所述第一
P
型体区和所述第二
P
型体区之间具有第三
N
型中掺杂区，所述第三
N
型中掺杂区的一个侧面与所述第一
P
型体区的侧面直接接触，所述第三
N
型中掺杂区的另一个侧面与所述第二
P
型体区的侧面直接接触，所述第三
N
型中掺杂区的下表面与所述
N
型轻掺杂外延层的上表面直接接触
。
[0007]一种可能的实现方式中，所述第三
N
型中掺杂区的厚度大于所述第一
P
型体区和所述第二
P
型体区的厚度，且所述第三
N
型中掺杂区的上表面与所述第一
P
型体区和所述第二
P
型体区的上表面齐平，所述第三
N
型中掺杂区的下表面超过所述第一
P
型体区和所述第二
P
型体区的下表面
。
[0008]一种可能的实现方式中，所述第三
N
型中掺杂区的下表面延伸至所述
N
型轻掺杂外延层的上部
。
[0009]一种可能的实现方式中，所述第三
N
型中掺杂区与所述第一
N
型中掺杂区之间通过所述第一
P
型体区隔离，所述第三
N
型中掺杂区与所述第一
N
型中掺杂区之间通过所述第二
P
型体区隔离
。
[0010]一种可能的实现方式中，所述第一
P
型体区上具有第一栅极结构，所述第二
P
型体区上具有第二栅极结构，所述第一栅极结构的宽度与所述第三
N
型中掺杂区和所述第一
N
型
中掺杂区之间的距离相同，所述第二栅极结构的宽度与所述第三
N
型中掺杂区和所述第二
N
型中掺杂区之间的距离相同
。
[0011]一种可能的实现方式中，所述第一
P
型体区上部还具有与所述第一
N
型中掺杂区紧邻的第一
P
型重掺杂区，且所述第一
P
型重掺杂区位于所述第一
N
型中掺杂区远离所述第三
N
型中掺杂区的一侧；所述第二
P
型体区上部还具有与所述第二
N
型中掺杂区紧邻的第二
P
型重掺杂区，且所述第二
P
型重掺杂区位于所述第二
N
型中掺杂区远离所述第三
N
型中掺杂区的一侧
。
[0012]一种可能的实现方式中，所述第一
P
型体区和所述第二
P
型体区是中掺杂区
。
[0013]本技术通过在
N
型轻掺杂外延层上的两个
P
型体区之间设置
N
型中掺杂区，该
N
型中掺杂区的侧面与
P
型体区的侧面直接接触，下表面与
N
型轻掺杂外延层的上表面直接接触，有利于提高
N
型中掺杂区中的电子浓度，进而大大降低
JFET
区的电阻，实现了器件的低阻化，降低了器件的发热量，可有效避免误触发
。
附图说明
[0014]图1为本技术实施例提供的一种
MOSFET
器件的结构示意图
。
[0015]附图中，各标号所代表的部件列表如下：
[0016]10
：金属化漏级；
20
：
N
型重掺杂衬底；
30
：
N
型轻掺杂外延层；
411
：第一
P
型体区；
421
：第一
N
型中掺杂区；
431
：第一
P
型重掺杂区；
412
：第二
P
型体区；
422
：第二
N
型中掺杂区；
432
：第二
P
型重掺杂区；
44
：第三
N
型中掺杂区；
61
：第一栅极结构；
62
：第二栅极结构
。
具体实施方式
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种
MOSFET
器件，包括金属化漏极
(10)
；位于所述金属化漏极
(10)
上的
N
型重掺杂衬底
(20)
；位于所述
N
型重掺杂衬底
(20)
上的
N
型轻掺杂外延层
(30)
；所述
N
型轻掺杂外延层
(30)
上方一侧具有第一
P
型体区
(411)
，另一侧具有第二
P
型体区
(412)
；所述第一
P
型体区
(411)
上部具有第一
N
型中掺杂区
(421)
，所述第二
P
型体区
(412)
上部具有第二
N
型中掺杂区
(422)
，其特征在于，所述第一
P
型体区
(411)
和所述第二
P
型体区
(412)
之间具有第三
N
型中掺杂区
(44)
，所述第三
N
型中掺杂区
(44)
的一个侧面与所述第一
P
型体区
(411)
的侧面直接接触，所述第三
N
型中掺杂区
(44)
的另一个侧面与所述第二
P
型体区
(412)
的侧面直接接触，所述第三
N
型中掺杂区
(44)
的下表面与所述
N
型轻掺杂外延层
(30)
的上表面直接接触；所述第一
P
型体区
(411)
上部还具有与所述第一
N
型中掺杂区
(421)
紧邻的第一
P
型重掺杂区
(431)
，且所述第一
P
型重掺杂区
(431)
位于所述第一
N
型中掺杂区
(421)
远离所述第三
N
型中掺杂区
(44)
的一侧；所述第二
P
型体区
(412)
上部还具有与所述第二
N
型中掺杂区
(422)
紧邻的第二
P
型重掺杂区
(432)
，且所述第二
P
型重掺杂区
(432)
位于所述第二
N
型中掺杂区
(422)
远离所述第三
N
型中掺杂区
(44)
的一侧
。2.
根据权利要求1所述的...

【专利技术属性】
技术研发人员：鄢细根，德黄种，
申请(专利权)人：厦门中能微电子有限公司，
类型：新型
国别省市：