一种回流工艺优化的功率器件制造方法及功率器件技术

本发明专利技术公开了一种回流工艺优化的功率器件制造方法及功率器件，包括：在N

【技术实现步骤摘要】
一种回流工艺优化的功率器件制造方法及功率器件


[0001]本专利技术涉及功率器件制造
，具体涉及一种回流工艺优化的功率器件制造方法及功率器件。

技术介绍

[0002]目前VDMOS、IGBT等功率器件制造的回流工艺气体大部分厂家是采用纯N2处理，虽然采用纯N2做回流有利于片与片、批次与批次之间阈值电压V
TH
相对稳定，但这种工艺带来的负作用也是很明显，最明显的表现是，当栅极
‑
源极间电压V
GS
加到一定程度接近极限耐压后，再复测V
TH
，发现阈值电压VTH会明显变小，严重情况下漏源击穿电压BV
DSS
也会变小，饱和漏源电流I
DSS
漏电变大，对产品的可靠性造成不可逆的作用，存在安全隐患。
[0003]如图1所示，是一个典型的VDMOS产品，采用纯N2作为回流条件，栅氧是800A左右，当栅极
‑
源极间电压V
GS
加压到60V以前，阈值电压V
TH
似乎很稳定，波动不大，但当栅极
‑
源极间电压V
GS
加压超出60V后再复测阈值电压V
TH
，发现阈值电压V
TH
数值急剧变小，严重情况下产生阈值电压V
TH
接近0V的现象，这时漏源击穿电压BV
DSS
也是变软变小，参数全部失效，这个试验主要是模拟栅氧在受到外界耐压冲击下，阈值电压V
THr/>的稳定性表现。
[0004]另一种采用的回流工艺气体是纯O2，其栅极
‑
源极间电压V
GS
加压与阈值电压V
TH
的变化相关性如图2所示，可以看出：采用纯O2回流的条件与纯N2回流的条件相比，在同样栅氧800A厚度下，其阈值电压V
TH
在栅极
‑
源极间电压V
GS
加压到65V前，阈值电压V
TH
变化不是很大，有轻微增加趋势，但当栅极
‑
源极间电压V
GS
加压超出65V后，其阈值电压V
TH
也开始表现出变小现象，虽然变小幅度要比N2回流要好一些，但整体仍出现不稳定现象。

技术实现思路

[0005]为解决上述问题，本专利技术提供的技术方案为：
[0006]一种回流工艺优化的功率器件制造方法，包括：
[0007]在N
‑
型外延层进行场氧生长，通过光刻、刻蚀和P型离子注入，在N
‑
型外延层形成分压环，分压环退火；
[0008]对有源区进行光刻、刻蚀，并进行JFET杂质注入形成JFET掺杂区，JFET掺杂区退火；
[0009]在JFET掺杂区上进行栅氧生长，在栅氧上淀积多晶硅栅并对多晶硅栅进行掺杂，对多晶硅栅进行光刻、刻蚀；
[0010]向有源区注入P
‑
BODY形成P
‑
BODY层，在P
‑
BODY层注入P+离子，P
‑
BODY层退火，向有源区进行光刻并注入N+离子，去除光刻胶；
[0011]进行绝缘介质层淀积，采用H2和O2的混合气体进行回流，进行引线孔光刻、刻蚀；
[0012]对正面进行金属溅射，对正面金属进行光刻、刻蚀，进行金属一次合金处理；
[0013]对背面进行减薄，背面N+离子注入，进行金属二次合金处理，背面金属蒸发。
[0014]本专利技术进一步设置为在回流工艺中，H2和O2的比例范围为0.5:1～1:1。
[0015]本专利技术进一步设置为在回流工艺中，对绝缘介质层进行回流处理的温度为900℃到950℃。
[0016]本专利技术进一步设置为绝缘介质层淀积包括进行UDO薄膜淀积，在UDO薄膜上生长BPSG薄膜。
[0017]本专利技术进一步设置为对正面金属光刻、刻蚀生成场板金属、栅金属和源区金属。
[0018]本专利技术进一步设置为背面金属为镍钛银金属层。
[0019]本专利技术进一步设置为N
‑
型外延层上的分压环为轻掺杂P
‑
分压环。
[0020]本专利技术进一步设置为在P
‑
BODY层注入P+离子形成P+区，向有源区进行光刻并注入N+离子形成N+区。
[0021]本专利技术进一步设置为对背面进行减薄至250～300μm。
[0022]一种功率器件，采用上述的回流工艺优化的功率器件制造方法。
[0023]采用本专利技术提供的技术方案，与现有技术相比，具有如下有益效果：
[0024]本专利技术技术方案采用H2和O2的混合气体作为回流工艺的条件，功率器件在在加压到65V前，阈值电压V
TH
也是轻度增加，加压到65V后，与最大值阈值电压V
TH
相比，虽然也出现下降趋势，但最终的阈值电压V
TH
与最初加压的阈值电压V
TH
相比，并没有减少，说明在不断加压模拟过程中，阈值电压V
TH
整体表现最为稳定，即使加压到最大极限70V后，阈值电压V
TH
仍表现稳定分布，说明采用本专利工艺气体加工回流条件下，功率器件的阈值电压V
TH
全程可靠，阈值电压V
TH
的稳定性得到显著改善。
附图说明
[0025]图1为
技术介绍
采用纯N2回流条件下栅极
‑
源极间电压V
GS
加压与阈值电压V
TH
变化示意图。
[0026]图2为
技术介绍
采用纯O2回流条件下栅极
‑
源极间电压V
GS
加压与阈值电压V
TH
变化示意图。
[0027]图3为本专利技术实施例回流工艺优化的功率器件制造方法流程图。
[0028]图4为本专利技术实施例分压环形成示意图。
[0029]图5为本专利技术实施例JFET杂质注入示意图。
[0030]图6为本专利技术实施例栅氧、多晶硅栅形成示意图。
[0031]图7为本专利技术实施例注入P
‑
BODY退火、P+区和N+区形成示意图。
[0032]图8为本专利技术实施例绝缘介质层淀积、回流及引线孔形成示意图。
[0033]图9为本专利技术实施例正面金属形成示意图。
[0034]图10为本专利技术实施例背面金属形成示意图。
[0035]图11为本专利技术实施例采用H2和O2的混合气体回流条件下栅极
‑
源极间电压V
GS
加压与阈值电压V
TH
变化示意图。
具体实施方式
[0036]为进一步了解本专利技术的内容，结合附图及实施例对本专利技术作详细描述。
[0037]需要说明的是，在不冲突的情况下，本发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种回流工艺优化的功率器件制造方法，其特征在于，包括：在N
‑
型外延层进行场氧生长，通过光刻、刻蚀和P型离子注入，在N
‑
型外延层形成分压环，分压环退火；对有源区进行光刻、刻蚀，并进行JFET杂质注入形成JFET掺杂区，JFET掺杂区退火；在JFET掺杂区上进行栅氧生长，在栅氧上淀积多晶硅栅并对多晶硅栅进行掺杂，对多晶硅栅进行光刻、刻蚀；向有源区注入P
‑
BODY形成P
‑
BODY层，在P
‑
BODY层注入P+离子，P
‑
BODY层退火，向有源区进行光刻并注入N+离子，去除光刻胶；进行绝缘介质层淀积，采用H2和O2的混合气体进行回流，进行引线孔光刻、刻蚀；对正面进行金属溅射，对正面金属进行光刻、刻蚀，进行金属一次合金处理；对背面进行减薄，背面N+离子注入，进行金属二次合金处理，背面金属蒸发。2.根据权利要求1所述的一种回流工艺优化的功率器件制造方法，其特征在于，在回流工艺中，H2和O2的比例范围为0.5:1～1:1。3.根据权利要求2所述的一种回流工艺优化的功率器件制造方法，其特征在于，在回流工艺中...

【专利技术属性】
技术研发人员：鄢细根，黄种德，
申请(专利权)人：厦门中能微电子有限公司，
类型：发明
国别省市：