一种功率半导体的元胞结构、功率半导体及其制造方法技术

本发明专利技术公开了一种功率半导体的元胞结构、功率半导体及其制造方法，其中元胞结构包括第一导电类型衬底、第一导电类型外延层及栅极结构，栅极结构的顶部和栅极结构之间形成有源极金属层，第一导电类型衬底的底部形成有漏极金属层，第一导电类型外延层内形成有栅间第二导电类型阱区和栅内第二导电类型阱区，栅间第二导电类型阱区内形成有第一导电类型源区，第一导电类型源区与源极金属层形成欧姆接触，栅内第二导电类型阱区与栅极结构接触，栅内第二导电类型阱区不与源极金属层接触，栅间第二导电类型阱区和栅内第二导电类型阱区间隔设置。本发明专利技术元胞的耐压得到提高，同时整体栅极电荷减少，且不用增加光罩成本与加工成本，改善了方形元胞的特性。形元胞的特性。形元胞的特性。

【技术实现步骤摘要】
一种功率半导体的元胞结构、功率半导体及其制造方法


[0001]本专利技术涉及率半导体制造
，具体涉及一种功率半导体的元胞结构、功率半导体及其制造方法。

技术介绍

[0002]目前VDMOS与IGBT常用的元胞图形有条形、方形、圆形、六角形，不同几何结构的元胞具有各自的优点与缺点，在相同的漂移区掺杂浓度下，各元胞的饱和电压不同，闩锁电流也不同，其中六角形的饱和电压最小，但抗闩锁能力最弱，条形的饱和电压最大，但抗闩锁能力最强，在实际应用中，条形元胞和方形元胞是最常用的有源区结构。
[0003]电流越大，面积也越大，并联的元胞数量也越多，对元胞开启的同步性要求也越高，在这方面，方形元胞具有明显的优势，另外，方形元胞的多晶栅利用率高，栅极电荷Q
g
大，适合频率不是很高的应用场合，相比条形元胞，其EMC问题不是很严重，所以在大电流产品方面，采用方形元胞比较常见，但是方形元胞存在两大严重缺陷，严重影响了方形元胞的推广与应用，具体缺陷如下：
[0004]其一，如图1至图3所示，图1为常规方形元胞排版，图2为方形元胞沿直边a的断面示意图，图3为方形元胞沿直边b的断面示意图，直边多晶栅a与对角多晶栅b线宽存在差导，导致元胞耐压低下，主要原因是中间对角多晶栅b宽度接近直边多晶栅a宽度的根号2倍，基本上是1.5倍的关系，而影响元胞耐压的最大因素是最宽的多晶栅宽度决定的，由此可以发现影响由于对角固定关系的存在，方形元胞整体耐压要比单纯的条形元胞要低；
[0005]其二，方形元胞由于多晶栅四个直角的存在，加上源区N+面积大，整体表现为EAS能力不如条形元胞，如图4所示，为方形元胞多晶硅窗口双极电流分布图，方形元胞由于存在四个直角区域，直角区域的电场强度要比四条直边强很多，导致在四个直角外的空穴电流密度远大于四条边的电流密度，直角区的电流密度会严重恶化闩锁电流密度，对产品应用造成潜在负面影响。

技术实现思路

[0006]为解决上述问题，本专利技术提供的技术方案为：
[0007]一种功率半导体的元胞结构，包括第一导电类型衬底、位于第一导电类型衬底上面的第一导电类型外延层及位于第一导电类型外延层顶部的栅极结构，所述栅极结构的顶部和所述栅极结构之间形成有源极金属层，所述第一导电类型衬底的底部形成有漏极金属层，所述第一导电类型外延层内形成有栅间第二导电类型阱区和栅内第二导电类型阱区，所述栅间第二导电类型阱区内形成有第一导电类型源区，所述第一导电类型源区与所述源极金属层形成欧姆接触，所述栅内第二导电类型阱区与所述栅极结构接触，所述栅内第二导电类型阱区不与所述源极金属层接触，所述栅间第二导电类型阱区和所述栅内第二导电类型阱区间隔设置。
[0008]本专利技术进一步设置为所述栅极结构包括栅极绝缘层、栅极和栅极介电层，所述栅
极绝缘层位于所述第一导电类型外延层的顶部，所述栅极绝缘层分别与所述第一导电类型外延层、所述栅间第二导电类型阱区、所述栅内第二导电类型阱区和所述第一导电类型源区接触，所述栅极位于所述栅极绝缘层的顶部，所述栅极介电层设置在所述栅极和所述栅极绝缘层的外部。
[0009]本专利技术进一步设置为所述栅极上形成栅极通槽，所述栅极通槽内填充有栅极介电层，所述栅内第二导电类型阱区分别与所述栅极介电层和所述栅极绝缘层接触。
[0010]本专利技术进一步设置为所述栅极为多晶栅。
[0011]本专利技术进一步设置为所述第一导电类型衬底和所述第一导电类型源区为第一导体类型高掺杂区，所述第一导电类型外延层为第一导体类型低掺杂区。
[0012]本专利技术进一步设置为所述栅间第二导电类型阱区的宽度大于所述栅内第二导电类型阱区的宽度。
[0013]本专利技术进一步设置为所述栅间第二导电类型阱区的离子掺杂浓度和所述栅内第二导电类型阱区的离子掺杂浓度相同。
[0014]一种功率半导体，包括若干上述的功率半导体的元胞结构。
[0015]一种功率半导体的制造方法，包括：
[0016]在N+衬底的N
‑
型外延层进行场氧生长，通过光刻、刻蚀和P型离子注入，在N
‑
型外延层形成分压环，分压环退火；
[0017]对有源区进行光刻、刻蚀，并进行JFET杂质注入形成JFET掺杂区，JFET掺杂区退火；
[0018]在JFET掺杂区上进行栅氧生长，在栅氧上淀积多晶栅并对多晶栅进行掺杂，对多晶栅进行光刻、刻蚀形成第一注入通道和第二注入通道；
[0019]分别通过第一注入通道和第二注入通道向N
‑
型外延层注入P
‑
BODY，形成栅间P阱区和栅内P阱区；
[0020]对第一注入通道边界的四角和第一注入通道内的四角设置光刻胶，对第二注入通道设置光刻胶，对栅间P型阱区进行N+型离子注入形成N+源区，对N+源区进行P型离子注入形成浅掺杂P阱区，对栅内P阱区进行P型离子注入形成浅掺杂P阱区；
[0021]在多晶栅所在的表面进行TEOS薄膜淀积，在TEOS薄膜的表面进行BPSG薄膜淀积，并进行回流处理；
[0022]进行引线孔光刻、刻蚀，形成与多晶栅相通的栅极孔及与栅间P型阱区上浅掺杂P阱区相通的源极孔；
[0023]对正面进行金属溅射，对正面金属进行光刻、刻蚀，形成位于BPSG薄膜上的场板金属、栅极金属和源区金属；
[0024]对背面进行减薄，对背面进行金属溅射，并进行金属合金处理，形成漏区金属。
[0025]本专利技术进一步设置为第一注入通道的截面为方形，第二注入通道的截面为圆形或六边形。
[0026]采用本专利技术提供的技术方案，与现有技术相比，具有如下有益效果：
[0027]本专利技术功率半导体的元胞结构是在原先的对角多晶栅b方向上开出一个圆形或六边形的第二注入通道，这个不需要专门步骤进行，只需要在进行正常多晶栅第一注入通道刻蚀时，同时进行就可，不用增加光罩，这样一来，把原先对角多晶栅b方向宽多晶栅分隔成
二段，被分隔的b段的宽度小于正常的直边多晶栅a段的宽度，这样一来，对角多晶栅宽实际宽度不到原先的一半了，第二注入通道下面自对准形成的栅内第二导电类型阱区与原先第一注入通道形成的栅间第二导电类型阱区可以在PN反偏时提前连起来形成势垒区，元胞的耐压得到提高，耐压问题迎刃而解，同时整体栅极电荷也可以减少，且不用增加光罩成本与加工成本。
[0028]本专利技术功率半导体的制造方法在两个方面进行了优化，一是对第一注入通道的四角不再进行N+离子注入，避免了电场集中带来的负作用；二是采用十字形的源区N+排版，主体N+注入间距由常规设计至少2μm以上减少到0.5μm左右，接近条形元胞的设计，同时孔表面具有良好的N+/P+短接效应。这两方面的优化，极大地改善了方形元胞的特性，提高了EAS能力，同时其它固有优点并没有受到破坏。
附图说明
[0029]图1为
技术介绍
常规方形元胞排版示意图。
[0030]图2为图1中沿直边a的断面示意图。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率半导体的元胞结构，其特征在于，包括第一导电类型衬底、位于所述第一导电类型衬底上的第一导电类型外延层及位于第一导电类型外延层顶部的栅极结构，所述栅极结构的顶部和所述栅极结构之间形成有源极金属层，所述第一导电类型衬底的底部形成有漏极金属层，所述第一导电类型外延层内形成有栅间第二导电类型阱区和栅内第二导电类型阱区，所述栅间第二导电类型阱区内形成有第一导电类型源区，所述第一导电类型源区与所述源极金属层形成欧姆接触，所述栅内第二导电类型阱区与所述栅极结构接触，所述栅内第二导电类型阱区不与所述源极金属层接触，所述栅间第二导电类型阱区和所述栅内第二导电类型阱区间隔设置。2.根据权利要求1所述的一种功率半导体的元胞结构，其特征在于，所述栅极结构包括栅极绝缘层、栅极和栅极介电层，所述栅极绝缘层位于所述第一导电类型外延层的顶部，所述栅极绝缘层分别与所述第一导电类型外延层、所述栅间第二导电类型阱区、所述栅内第二导电类型阱区和所述第一导电类型源区接触，所述栅极位于所述栅极绝缘层的顶部，所述栅极介电层设置在所述栅极和所述栅极绝缘层的外部。3.根据权利要求2所述的一种功率半导体的元胞结构，其特征在于，所述栅极上形成栅极通槽，所述栅极通槽内填充有栅极介电层，所述栅内第二导电类型阱区分别与所述栅极介电层和所述栅极绝缘层接触。4.根据权利要求2所述的一种功率半导体的元胞结构，其特征在于，所述栅极为多晶栅。5.根据权利要求1至4中任意一项所述的一种功率半导体的元胞结构，其特征在于，所述第一导电类型衬底和所述第一导电类型源区为第一导体类型高掺杂区，所述第一导电类型外延层为第一导体类型低掺杂区。6.根据权利要求1至4中任意一项所述的一种功率半导体的元胞结构，其特征在于，所述栅间第二导电类型阱区的宽度大于所述栅内第二导电类型阱区的宽度。7.根据权...

【专利技术属性】
技术研发人员：鄢细根，黄种德，
申请(专利权)人：厦门中能微电子有限公司，
类型：发明
国别省市：