具有双重多层屏蔽结构的制造技术

本发明专利技术涉及一种具有双重多层屏蔽结构的

【技术实现步骤摘要】
具有双重多层屏蔽结构的SiC MOSFET元胞结构、器件及制备方法


[0001]本专利技术涉及半导体器件
，尤其涉及一种具有双重多层屏蔽结构的
SiC MOSFET
元胞结构
、
器件及制备方法
。

技术介绍

[0002]碳化硅
MOSFET
面临的一个关键挑战是在碳化硅
/
二氧化硅界面处存在界面态和陷阱电荷对电子的散射效应
,
导致沟道迁移率较低
,
导通电阻较大
。
对此
,
采用沟槽型碳化硅
MOSFET
结构可以消除平面型碳化硅
MOSFET
结构的
JFET
区域电阻
,
并可以在另一晶向提高沟道迁移率
,
还可以减小元胞尺寸
、
增大元胞密度
,
共同促进导通电阻减小
。
但沟槽型碳化硅
MOSFET
结构的栅极沟槽底部存在电场集中效应
,
导致临界击穿电压降低
,
栅极介质层存在可靠性问题
。
[0003]为了解决这一问题
,
可以在栅极沟槽底部形成高掺杂的
P+
型屏蔽层
,
能实现场强峰值位置的转移
,
但会压缩电流从沟道流到漂移层的路径宽度
,
导致导通电阻增大
。
现有技术中的双沟槽型碳化硅
MOSFET
结构可以较好地实现临界击穿电压和导通电阻之间的折衷
,
但栅极沟槽底部中间位置的电场集中效应依然较严重
,
且栅漏电容较高
,
限制了工作频率和系统效率的提高
。

技术实现思路

[0004]本专利技术意在提供一种具有双重多层屏蔽结构的
SiC MOSFET
元胞结构
、
器件及制备方法，以解决现有技术中存在的不足，本专利技术要解决的技术问题通过以下技术方案来实现
。
[0005]本专利技术提供的具有双重多层屏蔽结构的
SiC MOSFET
元胞结构，包括
N+
型
SiC
衬底，在衬底上具有
N
‑
型外延层以及分别位于所述
N
‑
型外延层上方两侧位置处的栅极沟槽和
P++
型源极接地区，所述栅极沟槽下方具有
N
型栅极空间电荷调制区，所述
N
型栅极空间电荷调制区中具有设定宽度和间距的多个栅极
P+
型浮空屏蔽层；所述栅极沟槽与所述
P++
型源极接地区之间从上至下依次具有
N++
型源区
、P
型阱区以及横向连接的
N
型电流路径拓宽层和
N
型源极空间电荷调制区；其中，所述
N
型电流路径拓宽层的下方与所述
N
型栅极空间电荷调制区的下方平齐；所述
N
型源极空间电荷调制区中具有设定宽度和间距的多个源极
P+
型接地屏蔽层
。
[0006]在上述的方案中，多个栅极
P+
型浮空屏蔽层中的最上方的栅极
P+
型浮空屏蔽层靠近所述栅极沟槽底部，其宽度等于所述栅极沟槽的宽度，多个栅极
P+
型浮空屏蔽层的宽度从上到下依次减小
。
[0007]在上述的方案中，多个栅极
P+
型浮空屏蔽层中各个栅极
P+
型浮空屏蔽层的厚度不小于
0.3
μ
m。
[0008]在上述的方案中，多个栅极
P+
型浮空屏蔽层中各个栅极
P+
型浮空屏蔽层之间的间距不小于
0.2
μ
m。
[0009]在上述的方案中，所述
N
型栅极空间电荷调制区的宽度等于所述栅极沟槽的宽度
。
[0010]在上述的方案中，所述
N
型栅极空间电荷调制区的底部低于所述多个栅极
P+
型浮空屏蔽层的底部
。
[0011]在上述的方案中，所述
N
型电流路径拓宽层的掺杂浓度高于所述
N
‑
型外延层的掺杂浓度
。
[0012]在上述的方案中，所述
N
型源极空间电荷调制区的下方与所述
P++
型源极接地区的下方平齐
。
[0013]本专利技术提供的具有双重多层屏蔽结构的
SiC MOSFET
器件，包括如上所述的具有双重多层屏蔽结构的
SiC MOSFET
元胞结构
。
[0014]本专利技术提供的如上所述的具有双重多层屏蔽结构的
SiC MOSFET
元胞结构的制备方法，包括：提供一
N+
型
SiC
衬底和其上方的
N
‑
型外延层；在所述
N
‑
型外延层中依次制备出
N
型源极空间电荷调制区
、
位于所述
N
型源极空间电荷调制区左侧并延伸至所述
N
‑
型外延层中的
N
型电流路径拓宽层
、
位于所述
N
型电流路径拓宽层和所述
N
型源极空间电荷调制区上方的
P
型阱区和位于所述
P
型阱区上方的
N++
型源区；在所述
N
型源极空间电荷调制区中制备出多个源极
P+
型接地屏蔽层；制备出
P++
型源极接地区，并对所述
N++
型源区的左侧及其下方的
P
型阱区和
N
型电流路径拓宽层进行刻蚀，形成栅极沟槽；在所述栅极沟槽下方的
N
型电流路径拓宽层中制备出
N
型栅极空间电荷调制区；在所述
N
型栅极空间电荷调制区中制备出多个栅极
P+
型浮空屏蔽层
。
[0015]本专利技术实施例包括以下优点：本专利技术实施例提供的具有双重多层屏蔽结构的
SiC MOSFET
元胞结构
、
器件及制备方法，通过在栅极沟槽下方设置
N
型栅极空间电荷调制区，在
N
型栅极空间电荷调制区中设置具有设定宽度和间距的多个栅极
P+
型浮空屏蔽层，可以加强对最容易出现电场集中效应的栅极沟槽底部中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种具有双重多层屏蔽结构的
SiC MOSFET
元胞结构，所述元胞结构包括
N+
型
SiC
衬底（1），在衬底（1）上具有
N
‑
型外延层（2）以及分别位于所述
N
‑
型外延层（2）上方两侧位置处的栅极沟槽和
P++
型源极接地区（8），其特征在于，所述栅极沟槽下方具有
N
型栅极空间电荷调制区（9），所述
N
型栅极空间电荷调制区（9）中具有设定宽度和间距的多个栅极
P+
型浮空屏蔽层（
10
）；所述栅极沟槽与所述
P++
型源极接地区（8）之间从上至下依次具有
N++
型源区（6）
、P
型阱区（5）以及横向连接的
N
型电流路径拓宽层（4）和
N
型源极空间电荷调制区（3）；其中，所述
N
型电流路径拓宽层（4）的下方与所述
N
型栅极空间电荷调制区（9）的下方平齐；所述
N
型源极空间电荷调制区（3）中具有设定宽度和间距的多个源极
P+
型接地屏蔽层（7）
。2.
根据权利要求1所述的具有双重多层屏蔽结构的
SiC MOSFET
元胞结构，其特征在于，多个栅极
P+
型浮空屏蔽层（
10
）中的最上方的栅极
P+
型浮空屏蔽层靠近所述栅极沟槽底部，其宽度等于所述栅极沟槽的宽度，多个栅极
P+
型浮空屏蔽层（
10
）的宽度从上到下依次减小
。3.
根据权利要求1所述的具有双重多层屏蔽结构的
SiC MOSFET
元胞结构，其特征在于，多个栅极
P+
型浮空屏蔽层（
10
）中各个栅极
P+
型浮空屏蔽层的厚度不小于
0.3
μ
m。4.
根据权利要求1所述的具有双重多层屏蔽结构的
SiC MOSFET
元胞结构，其特征在于，多个栅极
P+
型浮空屏蔽层（
10
）中各个栅极
P+
型浮空屏蔽层之间的间距不小于
0.2
μ
m。5.
根据权利要求1所述的具有双重多层屏蔽结构的
SiC MOSFET
元胞结构，其特征在于，所述
N
型栅极空间电荷调制区（9）的宽度等于所述栅极沟槽的宽度
。6.
根据权利要求1所述的具有双重多层屏蔽结构的
SiC M...

【专利技术属性】
技术研发人员：马鸿铭，张文渊，王哲，
申请(专利权)人：北京昕感科技有限责任公司，
类型：发明
国别省市：