一种双沟槽型SiCMOSFET元胞结构、器件及制造方法技术

本发明专利技术公开了一种双沟槽型SiC MOSFET元胞结构、器件及其制造方法，包括N

【技术实现步骤摘要】
一种双沟槽型SiC MOSFET元胞结构、器件及制造方法


[0001]本专利技术涉及晶体管电子器件制备
，尤其涉及一种双沟槽型SiC MOSFET元胞结构、器件及其制造方法。

技术介绍

[0002]碳化硅（SiC）是一种第三代半导体材料，禁带宽度是硅（Si）这种第一代半导体材料的3倍，临界击穿电场强度是Si的10倍，电子饱和漂移速率是Si的2倍，热导率是Si的3倍，这使得SiC功率半导体器件，特别是SiC MOSFET，具有高温、高压、高频、高效等显著性能优势，在电力电子系统中具有广阔应用前景。
[0003]SiC MOSFET面临的一个关键挑战是在SiC/SiO2界面处存在界面态和陷阱电荷对电子的散射效应，导致沟道迁移率较低，导通电阻较大。对此，采用沟槽型SiC MOSFET结构可以消除平面型SiC MOSFET结构的JFET区域电阻，并可以在另一晶向提高沟道迁移率，还可以减小元胞尺寸、增大元胞密度，共同促进导通电阻减小。但沟槽型SiC MOSFET结构的栅极沟槽底部存在电场集中效应，导致临界击穿电压降低，栅介质层存在可靠性问题本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双沟槽型SiC MOSFET元胞结构，其特征在于，包括：N
++
型SiC衬底（101）、N
‑
型SiC漂移层（102）、P型基区（107）和N
+
型源区（108），上述N
‑
型SiC漂移层（102）位于上述N
++
型SiC衬底（101）上方，其中上述N
‑
型SiC漂移层（102）中具有源极沟槽和栅极沟槽，所述源极沟槽底部具有N型空穴阻挡层（103）和源极P
+
型屏蔽层（105），所述N型空穴阻挡层（103）位于所述源极P
+
型屏蔽层（105）下方和外侧，包围所述源极P
+
型屏蔽层（105）；所述栅极沟槽底部具有N型电流传导层（104）和栅极P
+
型屏蔽层（106），所述N型电流传导层（104）位于所述栅极P
+
型屏蔽层（106）的下方和外侧，包围所述栅极P
+
型屏蔽层（106）；在所述栅极沟槽中具有栅介质层（113）和栅电极（109）；所述P型基区（107）和所述N
+
型源区（108）位于所述源极沟槽和所述栅极沟槽之间的所述N
‑
型SiC漂移层（102）上，并自下而上排列。2.根据权利要求1所述的双沟槽型SiC MOSFET元胞结构，其特征在于，所述N型电流传导层（104）的掺杂浓度高于所述N
‑
型SiC漂移层（102）。3.根据权利要求2所述的双沟槽型SiC MOSFET元胞结构，其特征在于，所述N型电流传导层（104）和N型空穴阻挡层（103）的掺杂浓度至少是所述N
‑
型SiC漂移层（102）的掺杂浓度的5倍，比所述栅极P
+
型屏蔽层（106）和源极P
+
型屏蔽层(105)的掺杂浓度至少小一个数量级。4.根据权利要求1所述的双沟槽型SiC MOSFET元胞结构，其特征在于，所述栅极沟槽和所述源极沟槽具有相同深度，深度为1
‑
2微米。5.根据权利要求1所述的双沟槽型SiC MOSFET元胞结构，其特征在于，所述N型空穴阻挡层（103）和N型电流传导层（104）具有相同的宽度和掺杂浓度，并且二者宽度之和小于所述P型基区...

【专利技术属性】
技术研发人员：张文渊，马鸿铭，王哲，
申请(专利权)人：北京昕感科技有限责任公司，
类型：发明
国别省市：