一种具有源极场板的高可靠性平面型分裂栅SiCMOSFET器件及其制备方法技术

本发明专利技术属于半导体技术领域，具体涉及一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件，元胞结构包括：漏极金属、N+衬底、N

【技术实现步骤摘要】
一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法


[0001]本专利技术属于半导体
，具体涉及一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法。

技术介绍

[0002]SiC在禁带宽度、击穿电压、电子饱和漂移速度以及电子迁移率等方面具有显著性能优势，其中SiC MOSFET是目前发展最迅速的功率半导体器件之一，由于其优良的导电和开关特性，在中压和高压电力电子应用中正迅速取代硅IGBT。商用SiC MOSFET的发展趋势继续以提高功率密度和开关频率为目标。为了进一步提高开关频率和开关损耗，需要更小的反向传输电容和栅漏电荷，因为开关速度由栅极电容的充电和放电速度决定。
[0003]传统平面栅SiC MOSFET结构如图1所示，元胞中的栅极(7)为一个整体。当SiC MOSFET正向关断时，栅极附近电荷均匀分布，因此不会产生集中电场。但由于器件的JFET区域被栅极完全覆盖，导致栅漏之间会产生大量电荷，增大了器件的电容，特别是反向传输电容。为了解决上述问题，可以采用平面型分裂栅结构的SiC MOSFET，如图2所示。平面型分裂栅结构的SiC MOSFET正向关断时，电荷被吸引到两端负偏的栅极，电场集中在栅极底部终端，产生很高的集中电场。器件JFET区域上方的栅极面积大幅减小，栅漏之间电荷减小，器件的开关频率提高，开关损耗减小。同时由于栅极面积减小，正向导通时的积累区电阻会有所上升，并且栅极底部的强电场会导致器件的阻断电压下降，栅氧可靠性大大降低。
[0004]如何在不改变器件本身性能的同时提高器件的开关频率和降低开关损耗已成为行业内亟待解决的重大难题。

技术实现思路

[0005]本专利技术目的在于克服现有技术的不足解决上述问题，提供一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件，能够改善器件的高频特性和开关特性，同时保证栅氧峰值电场降低，以及保证栅氧的长期可靠性。
[0006]为达到上述目的，本专利技术采用的技术方案如下：
[0007]一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件，所述SiC MOSFET器件的元胞结构包括：漏极金属、N+衬底、N
‑
漂移区，所述N
‑
漂移区的顶部设有电流扩散层；
[0008]所述N
‑
漂移区顶部设有P
‑
base区，P
‑
base区内还设有N+区和P+区，N+区以及P+区与源极金属相连；
[0009]所述栅极结构包括多晶硅栅极与栅极氧化物、隔离填充层、绝缘层，所述栅极氧化物位于所述多晶硅栅极与源极金属、P
‑
base区、N+区、P+区和电流扩散层之间；
[0010]所述电流扩散层通过栅极氧化物与源极金属相连；
[0011]所述源极金属会调制电流扩散层顶部的电场，降低多晶硅栅极底部终端的峰值电场，位于P
‑
base区之间的电流扩散层保证器件的导通电阻不增大。
[0012]进一步地，所述N
‑
漂移区顶部两侧对称设有对称的P
‑
base区，所述P
‑
base区包括两个相互对称设有的N+区和P+区。
[0013]进一步地，所述N
‑
漂移区上方具有栅极氧化物与两个对称设置的多晶硅栅极、隔离填充层和绝缘层，所述隔离填充层的中间由源极金属填充。
[0014]进一步地，所述隔离填充层为二氧化硅或氮化硅等致密的电气隔离层，隔离填充层单独形成，具有良好的致密性和绝缘性，保证源极金属场板绝缘的可靠性。
[0015]进一步地，所述多晶硅栅极采用与源极金属、电流扩散层不同的隔离填充层厚度以及与覆盖JFET区的长度改变多晶硅栅极终端的峰值电场。
[0016]基于一个总的专利技术构思，本专利技术的另一个目的在于提供上述具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件的制备方法，包括以下步骤：
[0017]步骤一、掩模光刻形成电流扩展层注入窗口；
[0018]步骤二、离子注入形成CSL层；
[0019]步骤三、掩模光刻形成P
‑
base注入窗口；
[0020]步骤四、离子注入形成P
‑
base层；
[0021]步骤五、掩模光刻形成N+注入窗口；
[0022]步骤六、离子注入形成N+层；
[0023]步骤七、掩模光刻形成P+注入窗口；
[0024]步骤八、离子注入形成P+层；
[0025]步骤九、利用高温退火激活注入离子形成高掺杂的电流扩散层、P
‑
base区、N+区和P+区；
[0026]步骤十、通过热氧化形成栅氧，淀积多晶硅，刻蚀形成栅极结构；
[0027]步骤十一、通过淀积绝缘物，使绝缘层包住栅极多晶硅，并在N+区和P+区(7)上方的区域露出SiC表面；
[0028]步骤十二、采用高温退火形成欧姆接触；
[0029]步骤十三、通过淀积绝缘物，覆盖欧姆接触区域，并露出电流扩散层上方的SiC表面和多晶硅栅极内侧的Ploy Si表面；
[0030]步骤十四、通过单独工艺形成隔离填充层，欧姆接触区域开孔；
[0031]步骤十五、金属化，形成电极。
[0032]优选地，通过单独工艺在电流扩散层、多晶硅栅极与源极金属场板之间形成高可靠性的隔离填充层。
[0033]优选地，采用高温退火在SiC表面电极位置形成欧姆接触之前进行如下操作：图形化各个电极的接触，剥离光刻胶去除多余金属。
[0034]与现有技术相比，本专利技术通过分裂栅极的结构，使得器件栅极电荷和反向传输电容下降，大幅地改善开关特性，同时在JFET区域上方采用源极作为场板，避免栅极底部终端出现集中的强电场，再通过隔离填充物，保证源极金属场板绝缘的可靠性。同时引入高掺杂浓度的电流扩散层，优化器件的导通电阻。在不影响器件其他性能的情况下，提高了器件的高频特性和动态工作性能。
附图说明
[0035]图1为传统平面栅MOSFET的结构示意图；
[0036]图2为平面分裂栅MOSFET的结构示意图；
[0037]图3为具有源极场板的平面型分裂栅SiC MOSFET的结构示意图；
[0038]图4为栅极底部电场以及导通电流密度对比图；
[0039]图5为电荷特性对比图；
[0040]图6为电容特性对比图；
[0041]图7为开关波形图；
[0042]图8为工艺流程图。
具体实施方式
[0043]为了使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图对本专利技术进行详细描述，本部分的描述仅是示范性和解释性，不应对本专利技术的保护范围有任何的限制作用。
[0044]本实施例的半导体器件以碳化硅MOSFET为例进行描述，但是本专利技术技术方案也同样适用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件，其特征在于，所述SiC MOSFET器件的元胞结构包括：漏极金属(1)、N+衬底(2)、N
‑
漂移区(3)，其特征在于，所述N
‑
漂移区(3)的顶部设有电流扩散层(4)；所述N
‑
漂移区(3)顶部设有P
‑
base区(5)，P
‑
base区(5)内还设有N+区(6)和P+区(7)，N+区(6)以及P+区(7)与源极金属(12)相连；所述栅极结构包括多晶硅栅极(8)与栅极氧化物(9)、隔离填充层(10)、绝缘层(11)，所述栅极氧化物(9)位于所述多晶硅栅极(8)与源极金属(12)、P
‑
base区(5)、N+区(6)、P+区(7)和电流扩散层(4)之间；所述电流扩散层(4)通过栅极氧化物(9)与源极金属(12)相连。2.根据权利要求1所述的一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件，其特征在于，所述N
‑
漂移区(3)顶部两侧对称设有对称的P
‑
base区(5)，所述P
‑
base区(5)包括两个相互对称设有的N+区(6)和P+区(7)。3.根据权利要求1或2中任意一项所述的一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件，其特征在于，所述N
‑
漂移区(3)上方具有栅极氧化物(9)与两个对称设置的多晶硅栅极(8)、隔离填充层(10)和绝缘层(11)，所述隔离填充层(10)的中间由源极金属(12)填充。4.根据权利要求3所述的一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件，其特征在于，所述隔离填充层(10)为二氧化硅或氮化硅等致密的电气隔离层，隔离填充层(10)单独形成，具有良好的致密性和绝缘性，保证源极金属场板(12)绝缘的可靠性。5.根据权利要求3所述的一种具有源极场...

【专利技术属性】
技术研发人员：王俊，张锦奕，俞恒裕，梁世维，邓高强，刘航志，
申请(专利权)人：湖南大学，
类型：发明
国别省市：