使用受害者高速缓存的行锤击缓解制造技术

本申请涉及使用受害者高速缓存的行锤击缓解。行锤攻击利用存储器装置的非预期及不希望的副作用，其中存储器单元通过泄漏电荷在它们之间进行电相互作用，并且可能会改变原始存储器存取中未寻址的附近存储器行的内容。通过使用受害者高速缓存缓解行锤攻击。将数据写入到高速缓存的高速缓存行。将所述高速缓存的最近最少使用的高速缓存行写入到所述受害者高速缓存。速缓存。速缓存。

【技术实现步骤摘要】
使用受害者高速缓存的行锤击缓解


[0001]本公开大体上涉及半导体存储器及方法，并且更具体来说，涉及用于使用受害者高速缓存的行锤击缓解的设备、系统及方法。

技术介绍

[0002]存储器装置通常被提供为计算机或其它电子系统中的内部、半导体、集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可能需要电力来维持其数据(例如主机数据、错误数据等)，并且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)等等。非易失性存储器可通过在未供电时保持所存储数据来提供持久数据，并且可包含NAND快闪存储器、NOR快闪存储器、铁电随机存取存储器(FeRAM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)等。
[0003]存储器装置可耦合到主机(例如，主机计算装置)以存储数据、命令及/或指令以在操作计算机或电子系统时供主机使用。举例来说，数据、命令及/或指令可在计算或其它电子系统的操作期间在主机与存储器装置之间传送。控制器可用于管理主机与存储器装置之间的数据、命令及/或指令的传递。

技术实现思路

[0004]本公开的一个方面提供一种用于行锤击缓解的方法，其中所述方法包括：将数据写入到第一高速缓存的高速缓存行；及将最近最少使用的高速缓存行从所述第一高速缓存写入到第二高速缓存的高速缓存行，其中执行将所述最近最少使用的高速缓存行从所述第一高速缓存写入到所述第二高速缓存，作为行锤击缓解操作的一部分。
[0005]本公开的另一方面提供一种用于行锤击缓解的设备，其中所述设备包括：控制器；第一高速缓存，其耦合到所述控制器，所述第一高速缓存经配置以根据最近最少使用(LRU)方案操作；第二高速缓存，其耦合到所述控制器，所述第二高速缓存经配置以根据LRU方案操作；及存储器装置，其经由至少一个存储器信道耦合到所述第一高速缓存或所述第二高速缓存，其中所述控制器经配置以：控制将数据写入到所述第一高速缓存的高速缓存行；及控制将所述第一高速缓存的最近最少使用的高速缓存行写入到所述第二高速缓存，作为行锤击缓解操作的一部分。
[0006]本公开的另一方面提供一种用于行锤击缓解的系统，其中所述系统包括：存储器控制器，其包括：中央控制器；第一高速缓存，其包括驻存于所述中央控制器上的第一数量的高速缓存行；第二高速缓存，其包括驻存于所述中央控制器上的第二数量的高速缓存行；及存储器装置，其耦合到所述存储器控制器，其中所述存储器控制器经配置以：使数据根据计算高速链路(CXL)协议写入到所述第一高速缓存；及使所述第一高速缓存的最近最少使用的高速缓存行写入到所述第二高速缓存，作为行锤击缓解操作的一部分。
附图说明
[0007]图1说明根据本公开的多个实施例的呈包含用于使用受害者高速缓存的行锤击缓解的控制器的计算系统形式的功能框图。
[0008]图2说明根据本公开的多个实施例的呈用于使用受害者高速缓存的行锤击缓解的控制器形式的功能框图。
[0009]图3是根据本公开的实施例的与用于使用受害者高速缓存的行锤击缓解的实例方法相对应的流程图。
[0010]图4是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
[0011]描述与使用受害者高速缓存的行锤击缓解相关的系统、设备及方法。在一个实例中，用于使用受害者高速缓存的行锤击缓解的方法包含将数据写入到第一高速缓存的高速缓存行，及将最近最少使用的高速缓存行从第一高速缓存写入到第二高速缓存的高速缓存行。如本文更详细地描述，将最近最少使用的高速缓存行从第一高速缓存写入到第二高速缓存可作为行锤击缓解操作的一部分执行。
[0012]行锤攻击通常指代利用非预期及不希望的副作用的安全漏洞，其中存储器单元通过泄漏电荷在它们之间进行电相互作用，从而可能改变原始存储器存取中未寻址的附近存储器行的内容。随着存储器装置趋向于包含密度增加的集成电路且包含物理上较小的存储器单元，这些存储器单元可包含比前几代存储器装置更少的电荷，可能会导致更低的操作噪声裕度、存储器单元之间的电磁相互作用的增加速率及更大的数据丢失可能性。因此，检测、防止及/或校正与行锤攻击相关联的不利影响的策略变得越来越重要。
[0013]一些方法试图通过以比传统使用的速率更高的速率刷新存储器单元(例如，通过使用小于64毫秒(ms)的刷新速率)来缓解行锤攻击。然而，与不改变存储器单元的刷新速率的方法相比，这种方法往往导致更高的功耗及增加的处理开销。
[0014]其它方法可实施对频繁存取的存储器行的基于计数器的识别，并且寻求基于指示潜在行锤攻击正在发生的计数器值来主动地刷新相邻行。尽管这些方法通常不会遭受上述更简单的方法中固有的功耗及增加的处理开销，但是可能需要额外的电路系统来增加计数器、存储计数器及/或分析计数器以确定是否主动地刷新相邻行。
[0015]为了解决这些及其它缺陷，本文中的实施例涉及添加第二高速缓存(例如，“受害者高速缓存”)，来自第一高速缓存的条目在写入到第一高速缓存之后写入到所述第二高速缓存。在一些实施例中，第一高速缓存及/或第二高速缓存根据最近最少使用(LRU)高速缓存策略操作，其中首先逐出来自第一高速缓存及/或第二高速缓存的最近最少使用的高速缓存行、其次逐出来自第一高速缓存及/或第二高速缓存的第二最近最少使用高速缓存行，依次类推。如本文所使用，“最近最少使用的高速缓存行”通常指代高速缓存中的高速缓存行(例如，单元集合或寻址)，其中相对于高速缓存的其它部分，自所述高速缓存行被存取、读取或写入等以来已经过最长的时间段。因此，最近最少使用的高速缓存行可为高速缓存或高速缓存的部分内的高速缓存行，所述高速缓存行相对于高速缓存或高速缓存的部分中的其它高速缓存行在最长时间段或持续时间内保持相同状态。
[0016]通过根据LRU高速缓存策略将高速缓存行从第一高速缓存逐出到第二高速缓存，
增加存储任何给定高速缓存行的时间量，从而降低在试图执行行锤攻击时存取(例如，“击打”)高速缓存行的频率。这又可在不改变存储器单元的刷新速率及/或在不使用计数器来确定第一高速缓存及/或第二高速缓存中的高速缓存行的存取频率的情况下缓解尝试的行锤攻击的功效。
[0017]另外，本文中的实施例可进一步允许与第一高速缓存及/或第二高速缓存相关联的时延与将存储器装置耦合到第一高速缓存及/或第二高速缓存的信道的时延相匹配。举例来说，与第一高速缓存及/或第二高速缓存相关联的时延可比与将存储器装置耦合到第一高速缓存及/或第二高速缓存的信道相关联的时延小得多。因此，通过将第一高速缓存及/或第二高速缓存的时延和与将存储器装置耦合到第一高速缓存及/或第二高速缓存的信道相关联的时延匹配，增加存储任何给定高速缓存行的时间量，由此降低在试图执行行锤攻击时可“击本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于行锤击缓解的方法，其包括：将数据写入到第一高速缓存(212)的高速缓存行；及将最近最少使用的高速缓存行从所述第一高速缓存(212)写入到第二高速缓存(214)的高速缓存行，其中执行将所述最近最少使用的高速缓存行从所述第一高速缓存(212)写入到所述第二高速缓存(214)，作为行锤击缓解操作的一部分。2.根据权利要求1所述的方法，其中：所述第一高速缓存是直接映射高速缓存或组相联高速缓存，及所述第二高速缓存是全相联高速缓存。3.根据权利要求1所述的方法，其进一步包括将所述第二高速缓存的时延与将所述第一高速缓存或所述第二高速缓存或两者耦合到存储器装置的信道的时延匹配。4.根据权利要求1所述的方法，其中所述第一高速缓存及所述第二高速缓存各自根据最近最少使用LRU高速缓存策略操作。5.根据权利要求1至4中任一项所述的方法，其进一步包括：确定不将来自所述第二高速缓存的最近最少使用的高速缓存行写入到耦合到所述第一高速缓存或所述第二高速缓存或两者的存储器装置；及将所述第二高速缓存的所述最近最少使用的高速缓存行写回到所述第二高速缓存。6.根据权利要求1至4中任一项所述的方法，其中所述第一高速缓存包括比所述第二高速缓存更多数量的高速缓存行。7.一种用于行锤击缓解的设备，其包括：控制器(100；200)；第一高速缓存(212)，其耦合到所述控制器，所述第一高速缓存经配置以根据最近最少使用LRU方案操作；第二高速缓存(214)，其耦合到所述控制器，所述第二高速缓存(214)经配置以根据LRU方案操作；及存储器装置(126、128)，其经由至少一个存储器信道(225
‑
1、225
‑
2、
…
、225
‑
N、225
‑
(N+1))耦合到所述第一高速缓存(212)或所述第二高速缓存(214)，其中所述控制器经配置以：控制将数据写入到所述第一高速缓存(212)的高速缓存行；及控制将所述第一高速缓存(2...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：