半导体装置及其制造方法制造方法及图纸

提供了半导体装置及其制造方法。该半导体装置包括：鳍状有源区域；器件隔离层，覆盖位于基底上的鳍状有源区域的两个侧壁；栅极结构；纳米片结构，包括多个纳米片；以及源极/漏极区域，设置在鳍状有源区域上并且与栅极结构相邻，其中，源极/漏极区域中的每个源极/漏极区域包括顺序堆叠的缓冲层、内部杂质层和中心杂质层，其中，缓冲层填充两个竖直相邻的纳米片之间的第一凹进和鳍状有源区域的顶表面与纳米片之间的第二凹进，并且其中，所述多个纳米片接触内部杂质层的侧表面。片接触内部杂质层的侧表面。片接触内部杂质层的侧表面。

【技术实现步骤摘要】
半导体装置及其制造方法
[0001]本申请基于并且要求于2022年6月3日被提交到韩国知识产权局的第10
‑
2022
‑
0068510号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用以其整体包含于此。


[0002]本公开涉及一种半导体装置，并且更具体地，涉及一种包括场效应晶体管(FET)的半导体装置及其制造方法。

技术介绍

[0003]随着集成电路装置的尺寸减小，基底上的FET的集成程度逐渐增加，因此，正在开发纳米片(NS)
‑
FET，NS
‑
FET包括堆叠在同一布图区域上的多个纳米片。随着半导体装置的集成程度增加及半导体装置的尺寸减小，制造NS
‑
FET的工艺中的工艺缺陷正在增加。因此，需要一种能够使工艺缺陷最小化并改善NS
‑
FET的性能和可以靠性的结构。

技术实现思路

[0004]被提供的是一种具有最小化的缺陷及改善的性能和可以靠性的半导体装置及其制造方法。
[0005]另外，由实施例实现的技术目标不限于上述技术目标，并且本领域普通技术人员可以从以下描述中清楚地理解其他技术目标。
[0006]附加的方面将在下面的描述中被部分地阐述，并且部分地，将从该描述中明显，或者可以通过实践所呈现的实施例来习得。
[0007]根据本公开的一个方面，一种半导体装置包括：鳍状有源区域，具有从基底突起并在第一方向上延伸的结构；器件隔离层，覆盖所述基底上的所述鳍状有源区域的两个侧壁；栅极结构，在所述鳍状有源区域和所述器件隔离层上在第二方向上延伸，其中，所述第二方向与所述第一方向相交；纳米片结构，包括多个纳米片，所述多个纳米片在竖直方向上从所述鳍状有源区域的顶表面彼此间隔开；以及源极/漏极区域，设置在所述鳍状有源区域上并与所述栅极结构相邻，其中，所述源极/漏极区域中的每个源极/漏极区域包括顺序地堆叠的缓冲层、内部杂质层和中心杂质层，其中，所述缓冲层填充两个竖直相邻的纳米片之间的第一凹进和所述鳍状有源区域的所述顶表面与纳米片之间的第二凹进，并且其中，所述多个纳米片接触所述内部杂质层的侧表面。
[0008]根据本公开的一个方面，一种半导体装置包括：鳍状有源区域，在第一方向上延伸；栅极结构，在垂直于所述第一方向的第二方向上跨所述鳍状有源区域而延伸；纳米片结构，包括多个纳米片，所述多个纳米片在竖直方向上从所述鳍状有源区域的顶表面彼此间隔开；以及源极/漏极区域，设置在所述栅极结构的两侧上的所述鳍状有源区域上，其中，所述源极/漏极区域包括顺序地堆叠的缓冲层、内部杂质层和中心杂质层，其中，所述缓冲层包括在所述第一方向上延伸并且在所述竖直方向上彼此间隔开的多个突起，其中，所述多
个纳米片中的每个的端部部分夹在两个竖直相邻的突起之间或夹在所述栅极结构的间隔件与突起之间，并且其中，所述端部部分接触所述内部杂质层。
[0009]根据本公开的一个方面，一种半导体装置包括：鳍状有源区域，具有从基底突起并在第一方向上延伸的结构；器件隔离层，覆盖所述基底上的所述鳍状有源区域的两个侧壁；栅极结构，在所述鳍状有源区域和所述器件隔离层上在第二方向上延伸，其中，所述第二方向与所述第一方向相交；纳米片结构，包括多个纳米片，所述多个纳米片在竖直方向上从所述鳍状有源区域的顶表面彼此间隔开；以及源极/漏极区域，设置在所述鳍状有源区域上并且与所述栅极结构相邻，其中，所述源极/漏极区域包括顺序堆叠的缓冲层、内部杂质层和中心杂质层，其中，所述缓冲层包括在所述第一方向上延伸并且在所述竖直方向上彼此间隔开的多个第一突起，所述多个纳米片中的每个纳米片在栅极全包围(GAA)结构中被所述栅极结构的金属栅极包围，其中，所述每个纳米片的端部部分夹在两个竖直相邻的第一突起之间，或者夹在所述栅极结构的间隔件与第一突起之间，并且其中，所述端部部分接触所述内部杂质层。
[0010]根据本公开的一个方面，一种制造半导体装置的方法包括：通过在基底上交替地堆叠牺牲半导体层和纳米片半导体层来形成堆叠结构；通过蚀刻所述堆叠结构和所述基底的部分，形成在第一方向上延伸的鳍状有源区域和位于所述鳍状有源区域上的堆叠图案结构；形成覆盖所述鳍状有源区域的两个侧壁的器件隔离层；在所述堆叠图案结构和所述器件隔离层上形成在第二方向上延伸的虚设栅极结构，其中，所述第二方向与所述第一方向相交；通过使用所述虚设栅极结构作为蚀刻掩模蚀刻所述堆叠图案结构来暴露所述鳍状有源区域的顶表面，并且形成将所述堆叠图案结构划分成多个纳米片结构的沟槽；通过在所述沟槽中生长外延层来形成源极/漏极区域；去除所述虚设栅极结构的多晶硅和所述堆叠图案结构的牺牲半导体层；以及通过用金属填充被去除的部分来形成栅极结构，其中，所述多个纳米片结构中的每个纳米片结构包括多个纳米片，所述多个纳米片包括纳米片半导体层并且在竖直方向上从所述鳍状有源区域的顶表面彼此间隔开，其中，形成所述源极/漏极区域的步骤包括在所述沟槽中顺序地形成缓冲层、内部杂质层和中心杂质层，其中，所述缓冲层延伸到两个竖直相邻的纳米片之间的第一凹进中以及所述鳍状有源区域的所述顶表面与纳米片之间的第二凹进中，并且其中，所述多个纳米片接触所述内部杂质层。
[0011]根据本公开的一个方面，一种半导体装置包括：鳍状有源区域，从基底突起并且在第一水平方向上延伸；栅极结构，在所述鳍状有源区域上在第二水平方向上延伸，其中，所述第二水平方向与所述第一水平方向相交；第一纳米片，在竖直方向上与所述鳍状有源区域间隔开；第二纳米片，在所述竖直方向上与所述第一纳米片间隔开；以及源极/漏极区域，设置在所述鳍状有源区域上并与所述栅极结构相邻，并且包括缓冲层和内部杂质层，其中，所述缓冲层填充所述鳍状有源区域与所述第一纳米片之间的第一凹进以及所述第一纳米片与所述第二纳米片之间的第二凹进，并且其中，所述第一纳米片和所述第二纳米片接触所述内部杂质层的侧表面。
附图说明
[0012]通过以下结合附图的描述，本公开的某些实施例的上述和其他方面、特征和优点将更加明显，在附图中：
[0013]图1是根据实施例的半导体装置的平面布图；
[0014]图2A是根据实施例的沿着图1的线I
‑
I'获得的剖视图；
[0015]图2B是根据实施例的图2A的部分EX1的放大剖视图；
[0016]图2C是根据实施例的对应于图2A的第一水平LV1的放大平面图；
[0017]图3A是根据实施例的半导体装置的剖视图，并且对应于图2B和图2C的放大剖视图；
[0018]图3B是根据实施例的半导体装置的平面图，并且对应于图2C的放大平面图；
[0019]图4是根据实施例的半导体装置的剖视图；以及
[0020]图5A至图5B、图6A至图6B、图7A至图7B、图8至图10、图11A至图11D以及图12至图17是根据实施例的制造半导体装置的方法的剖视图和平面图。
具体实施方式
[0021]在下文中，诸如“上”、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，所述半导体装置包括：鳍状有源区域，具有从基底突起并在第一方向上延伸的结构；器件隔离层，覆盖所述基底上的所述鳍状有源区域的两个侧壁；栅极结构，在所述鳍状有源区域和所述器件隔离层上在第二方向上延伸，其中，所述第二方向与所述第一方向相交；纳米片结构，包括多个纳米片，所述多个纳米片在竖直方向上从所述鳍状有源区域的顶表面彼此间隔开；以及源极/漏极区域，设置在所述鳍状有源区域上并与所述栅极结构相邻，其中，所述源极/漏极区域中的每个源极/漏极区域包括顺序地堆叠的缓冲层、内部杂质层和中心杂质层，其中，所述缓冲层填充两个竖直相邻的纳米片之间的第一凹进和所述鳍状有源区域的所述顶表面与纳米片之间的第二凹进，并且其中，所述多个纳米片接触所述内部杂质层的侧表面。2.根据权利要求1所述的半导体装置，其中，所述栅极结构的内金属栅极设置在所述两个竖直相邻的纳米片之间以及所述鳍状有源区域的所述顶表面与所述纳米片之间，其中，所述栅极结构的外金属栅极设置在所述纳米片结构的最上面的纳米片和所述器件隔离层上，并且其中，所述缓冲层填充所述内金属栅极在所述第一方向上的两侧上的所述第一凹进和所述第二凹进。3.根据权利要求1所述的半导体装置，其中，所述内部杂质层包括围绕所述中心杂质层的底表面的底部部分和围绕所述中心杂质层的侧表面的侧部部分，并且其中，所述缓冲层在所述第一方向上未设置在所述多个纳米片与所述内部杂质层的所述侧部部分之间。4.根据权利要求1所述的半导体装置，其中，所述缓冲层包括未掺杂的Si或Si1‑
x
Ge
x
，其中x<0.1，其中，所述内部杂质层包括掺杂有P、As和Sb中的任意一者的Si，并且其中，所述中心杂质层包括Si1‑
y
P
y
，其中，0.04≤y≤0.12。5.根据权利要求1所述的半导体装置，其中，所述缓冲层包括接触所述鳍状有源区域的所述顶表面的底部部分，其中，所述缓冲层的所述底部部分的厚度为小于或等于10纳米，并且其中，所述缓冲层的所述底部部分的顶表面在所述竖直方向上低于被设置在所述栅极结构的最下面的部分处的内金属栅极的顶表面。6.根据权利要求1所述的半导体装置，其中，所述源极/漏极区域还包括：外部杂质层，设置在所述缓冲层与所述内部杂质层之间并且围绕所述内部杂质层，并且其中，所述外部杂质层包括掺杂有C的Si或掺杂有C的SiGe。7.根据权利要求1所述的半导体装置，其中，所述栅极结构的内金属栅极设置在所述两个竖直相邻的纳米片之间以及所述鳍状有源区域的所述顶表面与所述纳米片之间，其中，所述栅极结构的外金属栅极设置在所述纳米片结构的最上面的纳米片和所述器件隔离层上，并且
其中，在所述第一方向上，所述内金属栅极的端部的位置与所述外金属栅极的端部的位置相差小于或等于5纳米。8.根据权利要求1所述的半导体装置，其中，所述内部杂质层包括围绕所述中心杂质层的底表面的底部部分和围绕所述中心杂质层的侧表面的侧部部分，其中，所述内部杂质层的所述底部部分的厚度大于所述内部杂质层的所述侧部部分的厚度，并且其中，所述内部杂质层的所述底部部分的所述厚度与所述内部杂质层的所述侧部部分的所述厚度之间的差小于或等于5纳米。9.根据权利要求1所述的半导体装置，其中，所述栅极结构的外金属栅极的最外表面与所述源极/漏极区域的最外表面之间在所述第一方向上的接近度小于或等于10纳米。10.根据权利要求1所述的半导体装置，其中，在所述竖直方向上，所述中心杂质层的顶表面位于距所述纳米片结构的最上面的纳米片的顶表面
‑
2nm至5nm范围内的位置处。11.一种半导体装置，所述半导体装置包括：鳍状有源区域，在第一方向上延伸；栅极结构，在垂直于所述第一方向的第二方向上跨所述鳍状有源区域而延伸；纳米片结构，包括多个纳米片，所述多个纳米片在竖直方向上从所述鳍状有源区域的顶表面彼此间隔开；以及源极/漏极区域，设置在所述栅极结构的两侧上的所述鳍状有源区域上，其中，所述源极/漏极区域包括顺序地堆叠的缓冲层、内部杂质层和中心杂质层，其中，所述缓冲层包括在所述第一方向上延伸并且在所述竖直方向上彼此间隔开的多个突起，其中，所述多个纳米片中的每个的端部部分夹在两个竖直相邻的突...

【专利技术属性】
技术研发人员：金奇奂，金镜浩，文康薰，李峭蒑，全龙昱，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：