【技术实现步骤摘要】
时序控制电路、时序控制方法以及半导体存储器
[0001]本公开涉及半导体
,尤其涉及一种时序控制电路
、
时序控制方法以及半导体存储器
。
技术介绍
[0002]随着半导体技术的不断发展,人们在制造和使用计算机等设备时,对数据的传输速度提出了越来越高的要求
。
为了获得更快的数据传输速度,应运而生了一系列数据可以双倍速率
(Double Data Rate
,
DDR)
传输的存储器等器件
。
[0003]在数据双倍速率传输的器件中,数据选通信号的上升沿和下降沿均与输入和输出数据同步,实现了双倍速率的数据传输
。
通常情况下,数据选通信号的传输路径和数据信号的传输路径不同,导致到达数据接收位置的时长也不同,为了使得两路信号在同一时刻到达数据接收的位置,目前大多在时序信号传输时加入一个设定的延时时间,以获取数据选通信号和数据信号的时序同步
。
但是供电电压和环境温度的波动都会对延时时间造成一定影响,进而影响了信号时序同步的效果
。
技术实现思路
[0004]本公开提供了一种时序控制电路
、
时序控制方法以及半导体存储器,可以减小延时时间受内部工作电压或工作温度等参数变化的影响,从而能够提高延时时间的准确性,改善初始采样信号与数据信号之间的时序同步
。
[0005]第一方面,本公开实施例提供了一种时序控制电路,该时序控制电路包括信号传输模块和 ...
【技术保护点】
【技术特征摘要】
1.
一种时序控制电路,其特征在于,所述时序控制电路包括信号传输模块和时序补偿模块,且所述时序补偿模块与所述信号传输模块连接;其中,所述信号传输模块,用于接收初始采样信号,并对所述初始采样信号进行传输,生成采样信号;所述时序补偿模块至少包括补偿电容,用于接收可调的供电电压,根据所述供电电压和所述补偿电容对所述初始采样信号进行补偿延时调节,以使所述采样信号与待采样的数据信号之间的时间差满足预设要求
。2.
根据权利要求1所述的时序控制电路,其特征在于,所述时序控制电路还包括时钟输入电路和数据输入电路,所述信号传输模块的输入端与所述时钟输入电路连接,所述信号传输模块的输出端与所述数据输入电路连接;其中,所述信号传输模块包括至少一个内部电路,当所述内部电路为多个时,多个所述内部电路在所述时钟输入电路至所述数据输入电路的传输方向上顺次连接
。3.
根据权利要求2所述的时序控制电路,其特征在于,所述时序补偿模块的数量为至少一个,不同的所述时序补偿模块对应不同的所述内部电路,每一所述时序补偿模块与对应的所述内部电路的输出端连接,以对所述内部电路的输出信号进行时序补偿
。4.
根据权利要求2所述的时序控制电路,其特征在于,所述时序控制电路还包括供电模块;其中,所述补偿电容的一端与所述供电模块连接,所述补偿电容的另一端与对应的所述内部电路的输出端连接;所述供电模块,用于提供并调整所述供电电压,以通过耦合作用调整所述补偿电容的放电速度
。5.
根据权利要求4所述的时序控制电路,其特征在于,所述时序补偿模块还包括第一开关管;其中,所述第一开关管的栅极与所述供电模块连接,所述第一开关管的源极与所述补偿电容的一端连接,所述补偿电容的另一端连接低电平,所述第一开关管的漏极与对应的所述内部电路的输出端连接;所述供电模块,用于提供并调整所述供电电压,以控制所述第一开关管的导通程度,根据所述第一开关管的导通程度调整所述补偿电容的放电速度
。6.
根据权利要求4或5所述的时序控制电路,其特征在于,所述补偿电容用于调整所述初始采样信号的延时时间;其中,若所述时序控制电路对所述初始采样信号的初始延时时间增大,则降低所述补偿电容的放电速度,以减小所述补偿电容对所述初始采样信号的延时时间;若所述时序控制电路对所述初始采样信号的初始延时时间减小,则提高所述补偿电容的放电速度,以增大所述补偿电容对所述初始采样信号的延时时间
。7.
根据权利要求2所述的时序控制电路,其特征在于,所...
【专利技术属性】
技术研发人员:冀康灵,
申请(专利权)人:长鑫存储技术有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。