半导体装置及其制造方法制造方法及图纸

提供一种半导体装置，即使向半导体基板形成1层质子缓冲层，也不会出现载流子浓度分布的形成异常，能够使漏电流降低。还涉及半导体装置的制造方法。半导体装置具有：第1导电型的漂移区域，其形成于具有表面及背面的半导体基板；第1导电型的氢缓冲区域，其配置于漂移区域的背面侧，包含氢作为杂质，杂质浓度比漂移区域高；第1导电型的平坦区域，其配置于氢缓冲区域的背面侧，杂质浓度比漂移区域高；以及第1导电型或第2导电型的载流子注入层，其配置于平坦区域的背面侧，杂质浓度比氢缓冲区域及平坦区域高，氢缓冲区域及平坦区域的氧浓度大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3，并且是恒定的。并且是恒定的。并且是恒定的。

【技术实现步骤摘要】
半导体装置及其制造方法


[0001]本专利技术涉及一种具有IGBT、二极管等功率半导体元件的半导体装置及其制造方法。

技术介绍

[0002]以下记载的专利文献1公开的半导体装置具有半导体基板、在半导体基板的表面侧形成的阳极层、在基板的背面侧形成的阴极层、以及在阳极层与阴极层之间形成的n型的缓冲区域。在该半导体装置中规定了从阳极层至缓冲区域的氧浓度。
[0003]专利文献1：日本特开2014
‑
99643号公报
[0004]在上述专利文献1中，没有规定从缓冲区域至阴极层的氧浓度，从缓冲区域至阴极层的氧浓度单调减少。已知：在此情况下，如果为了提高生产率而向氧浓度大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3的半导体基板形成1层质子缓冲区域，则会出现载流子浓度分布的形成异常、漏电流增加、在切断时无法抑制振荡等，缓冲的效果受损。

技术实现思路

[0005]本专利技术是为解决上述课题而提出的，其目的在于，提供一种半导体装置及其制造方法，即使向氧浓度大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3的半导体基板形成1层氢缓冲区域，也不会出现载流子浓度分布的形成异常，能够使漏电流降低。
[0006]本专利技术涉及的半导体装置具有：第1导电型的漂移区域，其配置于具有表面及背面的半导体基板；第1导电型的氢缓冲区域，其配置于漂移区域的背面侧，包含氢作为杂质，杂质浓度比漂移区域高；第1导电型的平坦区域，其配置于氢缓冲区域的背面侧，杂质浓度比漂移区域高；以及第1导电型或第2导电型的载流子注入层，其配置于平坦区域的背面侧，杂质浓度比氢缓冲区域及平坦区域高，氢缓冲区域及平坦区域的氧浓度大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3，并且是恒定的。
[0007]另外，对上述半导体装置进行制造的本专利技术涉及的半导体装置的制造方法包含：准备氧浓度大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3的半导体基板的工序；注入工序，将质子以从半导体基板的背面算起的深度小于或等于10μm的方式以小于或等于4E13atoms/cm3的剂量注入；以及激活工序，将在注入工序中注入的质子通过400℃的热处理而激活，将深度设为Zμm，将激活工序的热处理时间设为Tmin，在30＜T＜240的范围满足Z<0.03T+5的关系式。
[0008]另外，对上述半导体装置进行制造的本专利技术涉及的半导体装置的制造方法包含：准备氧浓度大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3的半导体基板的工序；注入工序，将质子以从半导体基板的背面算起的深度小于或等于15μm的方式以小于或等于4E13atoms/cm3的剂量注入；以及激活工序，将在注入工序中注入的质子通过430℃、120min的热处理而激活。
[0009]专利技术的效果
[0010]根据本专利技术，即使在具有大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3的氧浓度的半导体基板形成了1层氢缓冲区域，也会防止在平坦区域产生高电阻层，不会出现载流子浓度分布的形成异常。没有高电阻层的平坦区域和氢缓冲区域缓和动态耗尽层的急剧变化，由此，能够使浪涌电压降低，能够抑制振荡。
附图说明
[0011]图1是说明实施方式1涉及的半导体装置的制造方法的剖视图。
[0012]图2是说明实施方式1涉及的半导体装置的制造方法的剖视图。
[0013]图3是说明实施方式1涉及的半导体装置的制造方法的剖视图。
[0014]图4是说明实施方式1涉及的半导体装置的制造方法的剖视图。
[0015]图5是说明实施方式1涉及的半导体装置的制造方法的剖视图。
[0016]图6是说明实施方式1涉及的半导体装置的制造方法的剖视图。
[0017]图7是表示没有高电阻层的实施方式1所涉及的半导体装置的半导体基板之中的氧浓度分布的图。
[0018]图8是表示图7所示的氧浓度分布以及有高电阻层的半导体基板之中的氧浓度分布的示意图。
[0019]图9是表示氢的激活时间与氢缓冲区域相对于背面电极的距离之间的关系的示意图。
[0020]图10是将有无产生高电阻层的分界线以半导体基板之中的氧浓度与氢缓冲层相对于背面电极的距离之间的关系来表示的示意图。
[0021]图11是表示半导体基板之中的碳浓度与平坦区域和漂移区域的载流子浓度之差之间的关系的示意图。
[0022]图12是分别表示使激活温度变化时的半导体基板之中的氧浓度与氢缓冲区域相对于背面电极的距离之间的关系的线图。
[0023]图13是表示在平坦区域没有形成高电阻层的情况下的载流子分布的PL光谱图。
具体实施方式
[0024]以下，参照附图对实施方式进行说明。对于在各图中共通或对应的要素标注相同的标号，简化或省略说明。
[0025]实施方式1.
[0026]参照图1至图6，以制造IGBT的情况为例，说明实施方式1涉及的半导体装置的制造方法。在各图中，左侧的部分表示单元部，右侧的部分表示包含栅极配线的终端部。在本实施方式中，以第1导电型为n型、第2导电型为p型的情况为例进行说明，但也可以是第1导电型为p型、第2导电型为n型。此外，对于下文中的具体工艺条件，只要没有特别地详细描述，则对于本领域技术人员而言能够使用已知的条件。
[0027]首先，参照图1(a)，准备作为半导体基板1的n型硅基板。半导体基板1是通过对由MCZ法制造出的大直径的单晶硅进行切片而制造的。以下，将图1所示的半导体基板1的上表面作为表面、将下表面作为背面而进行说明。半导体基板1在表面和背面之间具有后述的漂移区域Rd。半导体基板1的氧浓度及碳浓度在制造时就已测定，是已知的。半导体基板1的氧
浓度例如优选为大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3。半导体基板1的p型杂质浓度是与半导体装置的耐压相对应而决定的。
[0028]接下来，在半导体基板1的终端部的表层，通过例如等离子CVD法而形成用于形成后述的p型阱层4的硅氧化膜2。硅氧化膜2的膜厚设定为可以作为硬掩模而起作用的厚度。接下来，使用照相制版技术形成省略了图示的抗蚀剂图案，将抗蚀剂图案作为掩模而选择性地对终端部的硅氧化膜2进行蚀刻。然后，如果将抗蚀剂图案去除，则得到由图1所示的硅氧化膜2构成的硬掩模。硬掩模将单元部的半导体基板1的表面整体覆盖，并且将终端部的半导体基板1的表面选择性地覆盖。如果在没有由硬掩模覆盖的半导体基板1的表面，通过热氧化法形成衬垫氧化膜3，则得到图1(a)所示的结构。以可以降低对半导体基板1的表面的损伤的方式设定衬垫氧化膜3的膜厚，设定为比硅氧化膜2的膜厚薄。
[0029]接下来，如图1(b)所示，将硅氧化膜2作为硬掩模，使用离子注入法，将作为p型杂质的硼(B)选择性地注入至终端部的半导体基板1之本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其具有：第1导电型的漂移区域，其配置于具有表面及背面的半导体基板；第1导电型的氢缓冲区域，其配置于所述漂移区域的背面侧，包含氢作为杂质，杂质浓度比所述漂移区域高；第1导电型的平坦区域，其配置于所述氢缓冲区域的背面侧，杂质浓度比所述漂移区域高；以及第1导电型或第2导电型的载流子注入层，其配置于所述平坦区域的背面侧，杂质浓度比所述氢缓冲区域及所述平坦区域高，所述氢缓冲区域及所述平坦区域的氧浓度大于或等于1E16atoms/cm3而小于或等于6E17atoms/cm3，并且是恒定的。2.根据权利要求1所述的半导体装置，其中，将所述平坦区域与所述漂移区域的载流子浓度之差设为Y，将所述平坦区域的碳浓度设为X，满足Y>8E6
×
X
0.46
的关系。3.根据权利要求1所述的半导体装置，其中，在所述平坦区域的光致发光光谱中，在0.79eV处不具有峰值。4.一种半导体装置的制造方法，其制造权利要求1所述的半导体装置，...

【专利技术属性】
技术研发人员：星泰晖，铃木健司，原口友树，南竹春彦，纐缬英典，宫田祐辅，清井明，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：