一种源跟随器电路制造技术

本发明专利技术涉及模拟集成电路技术领域，公开了一种源跟随器电路

【技术实现步骤摘要】
一种源跟随器电路


[0001]本专利技术涉及模拟集成电路
，具体涉及一种源跟随器电路
。

技术介绍

[0002]源跟随器电路主要包含输入开关管和电流源两个部分
。
源跟随器常用作高速信号传输路径上的信号缓冲器，源跟随器的带宽经常限制着整个信号通路的带宽
。
[0003]为提升源跟随器的带宽，现有技术中通过增大源跟随器的电流来减弱负载电路在接受高频信号的情况下对源跟随器自身的电流干扰，这样负载电路抽取的电流占据源跟随器总电流的比例就会减小，源跟随器增益的下降速度变慢，使得源跟随器带宽增大
。
[0004]然而增大源跟随器的器件尺寸才能实现电流的增大，器件尺寸的增大会带来更大的寄生电容，这将会限制带宽进一步的提升
。

技术实现思路

[0005]有鉴于此，本专利技术提供了一种源跟随器电路，以解决源跟随器带宽的提升受到限制的问题
。
该技术方案如下：
[0006]提供了一种源跟随器电路，所述源跟随器电路包括源跟随器与采样电路；
[0007]所述源跟随器包括输入开关管与电流源；所述输入开关管与所述电流源电连接，所述电流源包括至少两个串联的开关管；
[0008]所述采样电路包括负载电容，所述负载电容与所述电流源中的至少一个开关管并联，以形成负载回路
。
[0009]上述方案，通过将负载电容与电流源中的至少一个开关管并联形成负载回路，使得在不考虑寄生电容的前提下，可以将采样电路抽取的电流又返回给源跟随器本身，输入开关管电流始终等于电流源电流与采样电路电流之和，因此输入开关管电流不随输入信号发生改变，负载电路抽取的电流对源跟随器本身电流的干扰就会更小，提升了源跟随器的带宽
。
[0010]在一种可能的实现方式中，所述电流源包括串联的第一开关管和第二开关管，所述输入开关管
、
所述第一开关管
、
所述第二开关管依次串联，所述负载电容的第一端与所述输入开关管的一端连接，所述负载电容的第二端连接至所述第一开关管与所述第二开关管之间
。
[0011]上述方案，进一步限定了电流源包括两个串联的开关管时，源跟随器电路的结构
。
[0012]在一种可能的实现方式中，所述输入开关管
、
第一开关管以及第二开关管为
NMOS
管；所述源跟随器的正端依次通过输入开关管
、
第一开关管和第二开关管，所述第二开关管接地
。
[0013]上述方案，进一步限定了输入开关管
、
第一开关管以及第二开关管为
NMOS
管时源跟随器电路的结构
。
[0014]在一种可能的实现方式中，所述采样电路还包括第一开关；所述输入开关管的源
极通过第一开关连接至所述负载电容的第一端
。
[0015]上述方案，通过设置第一开关来采样电路的导通或断开
。
[0016]在一种可能的实现方式中，所述第一开关管的背栅与所述第二开关管的背栅连接
。
[0017]在一种可能的实现方式中，所述采样电路还包括第二开关；所述负载电容的第二端通过所述第二开关连接至所述第一开关管与所述第二开关管之间
。
[0018]上述方案，进一步限定了在采样电路为底板采样电路时，源跟随器电路的结构
。
[0019]在一种可能的实现方式中，所述输入开关管
、
第一开关管以及第二开关管为
PMOS
管；所述源跟随器的正端依次通过第二开关管
、
第一开关管以及输入开关管，所述输入开关管接地
。
[0020]上述方案，进一步限定了输入开关管
、
第一开关管以及第二开关管为
PMOS
管时源跟随器电路的结构
。
[0021]在一种可能的实现方式中，所述采样电路还包括第一开关；所述负载电容的第一端通过所述第一开关连接至所述输入开关管的源极
。
[0022]上述方案，通过设置第一开关来采样电路的导通或断开
。
[0023]在一种可能的实现方式中，所述第一开关管的背栅与所述第二开关管的背栅连接
。
[0024]在一种可能的实现方式中，所述采样电路还包括第二开关；所述负载电容的第二端通过所述第二开关连接至所述第一开关管与所述第二开关管之间
。
[0025]上述方案，进一步限定了在采样电路为底板采样电路时，源跟随器电路的结构
。
附图说明
[0026]为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图
。
[0027]图1示出了相关技术中的源跟随器电路；
[0028]图2是根据本专利技术实施例的源跟随器电路的结构示意图；
[0029]图3示出了相关技术中的另一源跟随器电路；
[0030]图4示出了相关技术中的小信号等效模型示意图；
[0031]图5是根据本专利技术实施例的小信号等效模型示意图；
[0032]图6是根据本专利技术实施例的另一源跟随器电路的结构示意图；
[0033]图7是根据本专利技术实施例的又一源跟随器电路的结构示意图；
[0034]图8示出了相关技术中的又一源跟随器电路；
[0035]图9是根据本专利技术实施例的再一源跟随器电路的结构示意图
。
具体实施方式
[0036]为使本专利技术实施例的目的
、
技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚
、
完整地描述，显然，所描述的实施例是
本专利技术一部分实施例，而不是全部的实施例
。
基于本专利技术中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围
。
[0037]源跟随器常用作高速信号传输路径上的信号缓冲器，源跟随器的带宽经常限制着整个信号通路的带宽，从而影响整个信号通路的速度
。
[0038]为提升源跟随器的带宽，主流做法是增大源跟随器的电流，以减弱负载电路在接受高频信号的情况下对源跟随器自身的电流干扰，这样可使源跟随器带宽增大
。
但是增大源跟随器的器件尺寸才能实现电流的增大，因此增大了芯片功耗和面积，且面积的增大也会使源跟随器自身的寄生电容增大，这将会限制带宽的进一步提高
。
[0039]示例性的，图1示出了相关技术中的源跟随器电路，包括源跟随器和采样电路，其中，源跟随器包括输入开关管和电流源，采样电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种源跟随器电路，其特征在于，所述源跟随器电路包括源跟随器与采样电路；所述源跟随器包括输入开关管与电流源；所述输入开关管与所述电流源电连接，所述电流源包括至少两个串联的开关管；所述采样电路包括负载电容，所述负载电容与所述电流源中的至少一个开关管并联，以形成负载回路
。2.
根据权利要求1所述的电路，其特征在于，所述电流源包括串联的第一开关管和第二开关管，所述输入开关管
、
所述第一开关管
、
所述第二开关管依次串联，所述负载电容的第一端与所述输入开关管的一端连接，所述负载电容的第二端连接至所述第一开关管与所述第二开关管之间
。3.
根据权利要求2所述的电路，其特征在于，所述输入开关管
、
第一开关管以及第二开关管为
NMOS
管；所述源跟随器的正端依次通过输入开关管
、
第一开关管和第二开关管，所述第二开关管接地
。4.
根据权利要求2或3所述的电路，其特征在于，所述采样电路还包括第一开关；所述输入开关管的源极通过第一开关连接至所述负载电容的第一端

【专利技术属性】
技术研发人员：武锦，江帆，周磊，
申请(专利权)人：迅芯微电子苏州股份有限公司，
类型：发明
国别省市：