【技术实现步骤摘要】
本专利技术涉及信号处理，尤其涉及一种锁存电路和模数转换器。
技术介绍
1、模数转换器(adc)是一种将连续模拟信号转换为数字信号的设备，广泛应用于通信、控制、信号处理等领域。其中，逐次逼近型模数转换器(sar adc)通过将输入信号与一系列数字比较器进行比较，逐步生成数字输出，具有功耗低、精度高等优点。
2、目前，逐次逼近型模数转换器的结构一般包括比较器、存储单元等，比较器输出的信号传输到存储单元，但是，比较器输出的驱动能力较弱，电路的噪声隔离效果较差。
技术实现思路
1、本专利技术提供了一种锁存电路和模数转换器，以解决现有技术中比较器输出的驱动能力较弱，电路的噪声隔离效果较差的问题。
2、根据本专利技术的一方面，提供了一种锁存电路，包括写入模块、信号输出模块和复位模块；
3、所述写入模块的输入端接入输入信号，所述写入模块的控制端接入写入控制信号，所述写入模块用于在所述写入控制信号为有效电平时导通；
4、所述信号输出模块的控制端连接所述写入模块的输出端，所述信号输出模块用于在所述写入模块导通时，根据所述输入信号输出对应的输出信号；
5、所述复位模块分别与所述信号输出模块的控制端以及所述信号输出模块的内部节点电连接，所述信号输出模块的输出端的电位与所述内部节点的电位相关，所述复位模块用于根据所述写入控制信号的无效电平和复位控制信号的有效电平控制所述内部节点的电位为第一电位信号，以对所述信号输出模块的输出端的所述输出信号进行复
6、可选的，所述锁存电路还包括纠正模块，所述纠正模块的输入端接入时钟信号、所述输入信号和所述写入控制信号，所述纠正模块的输出端连接所述内部节点，所述纠正模块用于根据所述输入信号、所述时钟信号和所述写入控制信号，在所述输入信号由设定幅值范围的电平信号跳变为有效电平信号时，控制所述内部节点的信号为所述第一电位信号，以纠正所述输出信号；其中，所述设定幅值范围包括所述输入信号的无效电平对应的幅值和所述输入信号的有效电平对应幅值之间的电平幅值；所述写入控制信号的有效电平时长包括所述时钟信号的一个周期。
7、可选的，所述纠正模块包括逻辑运算单元和开关单元，所述逻辑运算单元的输入端连接所述纠正模块的输入端，所述逻辑运算单元用于根据所述时钟信号、所述输入信号和所述写入控制信号进行逻辑运算，所述开关单元的控制端连接所述逻辑运算单元的输出端，所述开关单元的输出端连接所述纠正模块的输出端，所述开关单元用于根据所述逻辑运算单元输出的信号导通或关断。
8、可选的，所述逻辑运算单元包括与门电路，所述与门电路包括三个输入端和一个输出端，所述与门电路的三个输入端与所述逻辑运算单元的输入端连接，所述与门电路的输出端连接所述逻辑运算单元的输出端。
9、可选的，所述开关单元包括第一mos管，所述第一mos管的控制端连接所述开关单元的控制端，所述第一mos管的第一端连接所述开关单元的输出端，所述第一mos管的第二端接地。
10、可选的，所述写入模块包括第二mos管，所述第二mos管的第一端连接所述写入模块的输入端，所述第二mos管的第二端连接所述写入模块的输出端，所述第二mos管的控制端连接所述写入模块的控制端。
11、可选的，所述信号输出模块包括第三mos管和第一反相器，所述第三mos管的控制端连接所述信号输出模块的控制端，所述第三mos管的第一端连接第一电源，所述第三mos管的第二端连接所述内部节点和所述第一反相器的输入端，所述第一反相器的输出端连接所述信号输出模块的输出端，所述第一反相器用于在所述内部节点的电位为第一电位信号输出第二电位信号。
12、可选的，还包括第二反相器和第三反相器，所述第二反相器的输入端连接所述第三反相器的输出端和所述第一反相器的输入端，所述第二反相器的输出端连接所述第三反相器的输入端。
13、可选的，所述复位模块包括第四mos管和第五mos管，所述第四mos管的控制端连接所述写入模块的控制端，所述第四mos管的第一端连接第一电源，所述第四mos管的第二端连接所述信号输出模块的控制端，所述第五mos管的控制端接入所述复位控制信号，所述第五mos管的第一端连接所述内部节点，所述第五mos管的第二端接地；所述写入控制信号为有效电平时，所述复位控制信号为无效电平；且所述复位控制信号的无效电平的时长大于所述写入控制信号为有效电平的时长。
14、根据本专利技术的另一方面，提供了一种模数转换器，包括比较器和所述锁存电路，所述比较器的输出端连接所述写入模块的输入端，所述比较器用于输出比较信号。
15、本专利技术实施例的技术方案提供了一种锁存电路，包括写入模块、信号输出模块和复位模块，写入模块的输入端接入输入信号，写入模块的控制端接入写入控制信号，写入模块在写入控制信号为有效电平时导通，信号输出模块连接写入模块，信号输出模块在写入模块导通时，根据输入信号输出对应的输出信号，复位模块分别与信号输出模块以及信号输出模块的内部节点电连接，信号输出模块的输出端的电位与内部节点的电位相关，复位模块根据写入控制信号的无效电平和复位控制信号的有效电平控制内部节点的电位为第一电位信号，以对信号输出模块的输出端的输出信号进行复位。本专利技术中的输入信号为比较器输出的比较信号，通过锁存电路将比较信号输出，锁存电路采用时钟变换速度较快的高速锁存电路，提高了比较器输出的驱动能力，同时能够隔离其他的电路噪声，具有较高的抗干扰能力，解决了现有技术中比较器输出的驱动能力较弱，电路的噪声隔离效果较差的问题。
16、应当理解，本部分所描述的内容并非旨在标识本专利技术的实施例的关键或重要特征，也不用于限制本专利技术的范围。本专利技术的其它特征将通过以下的说明书而变得容易理解。
本文档来自技高网...【技术保护点】
1.一种锁存电路，其特征在于，包括写入模块、信号输出模块和复位模块；
2.根据权利要求1所述的锁存电路，其特征在于，还包括纠正模块，所述纠正模块的输入端接入时钟信号、所述输入信号和所述写入控制信号，所述纠正模块的输出端连接所述内部节点，所述纠正模块用于根据所述输入信号、所述时钟信号和所述写入控制信号，在所述输入信号由设定幅值范围的电平信号跳变为有效电平信号时，控制所述内部节点的信号为所述第一电位信号，以纠正所述输出信号；
3.根据权利要求1所述的锁存电路，其特征在于，所述纠正模块包括逻辑运算单元和开关单元，所述逻辑运算单元的输入端连接所述纠正模块的输入端，所述逻辑运算单元用于根据所述时钟信号、所述输入信号和所述写入控制信号进行逻辑运算，所述开关单元的控制端连接所述逻辑运算单元的输出端，所述开关单元的输出端连接所述纠正模块的输出端，所述开关单元用于根据所述逻辑运算单元输出的信号导通或关断。
4.根据权利要求3所述的锁存电路，其特征在于，所述逻辑运算单元包括与门电路，所述与门电路包括三个输入端和一个输出端，所述与门电路的三个输入端与所述逻辑运算单元
5.根据权利要求3所述的锁存电路，其特征在于，所述开关单元包括第一MOS管，所述第一MOS管的控制端连接所述开关单元的控制端，所述第一MOS管的第一端连接所述开关单元的输出端，所述第一MOS管的第二端接地。
6.根据权利要求1所述的锁存电路，其特征在于，所述写入模块包括第二MOS管，所述第二MOS管的第一端连接所述写入模块的输入端，所述第二MOS管的第二端连接所述写入模块的输出端，所述第二MOS管的控制端连接所述写入模块的控制端。
7.根据权利要求1所述的锁存电路，其特征在于，所述信号输出模块包括第三MOS管和第一反相器，所述第三MOS管的控制端连接所述信号输出模块的控制端，所述第三MOS管的第一端连接第一电源，所述第三MOS管的第二端连接所述内部节点和所述第一反相器的输入端，所述第一反相器的输出端连接所述信号输出模块的输出端，所述第一反相器用于在所述内部节点的电位为第一电位信号输出第二电位信号。
8.根据权利要求7所述的锁存电路，其特征在于，还包括第二反相器和第三反相器，所述第二反相器的输入端连接所述第三反相器的输出端和所述第一反相器的输入端，所述第二反相器的输出端连接所述第三反相器的输入端。
9.根据权利要求1所述的锁存电路，其特征在于，所述复位模块包括第四MOS管和第五MOS管，所述第四MOS管的控制端连接所述写入模块的控制端，所述第四MOS管的第一端连接第一电源，所述第四MOS管的第二端连接所述信号输出模块的控制端，所述第五MOS管的控制端接入所述复位控制信号，所述第五MOS管的第一端连接所述内部节点，所述第五MOS管的第二端接地；
10.一种模数转换器，其特征在于，包括比较器和权利要求1-9任一项所述的锁存电路，所述比较器的输出端连接所述写入模块的输入端，所述比较器用于输出比较信号。
...【技术特征摘要】
1.一种锁存电路，其特征在于，包括写入模块、信号输出模块和复位模块；
2.根据权利要求1所述的锁存电路，其特征在于，还包括纠正模块，所述纠正模块的输入端接入时钟信号、所述输入信号和所述写入控制信号，所述纠正模块的输出端连接所述内部节点，所述纠正模块用于根据所述输入信号、所述时钟信号和所述写入控制信号，在所述输入信号由设定幅值范围的电平信号跳变为有效电平信号时，控制所述内部节点的信号为所述第一电位信号，以纠正所述输出信号；
3.根据权利要求1所述的锁存电路，其特征在于，所述纠正模块包括逻辑运算单元和开关单元，所述逻辑运算单元的输入端连接所述纠正模块的输入端，所述逻辑运算单元用于根据所述时钟信号、所述输入信号和所述写入控制信号进行逻辑运算，所述开关单元的控制端连接所述逻辑运算单元的输出端，所述开关单元的输出端连接所述纠正模块的输出端，所述开关单元用于根据所述逻辑运算单元输出的信号导通或关断。
4.根据权利要求3所述的锁存电路，其特征在于，所述逻辑运算单元包括与门电路，所述与门电路包括三个输入端和一个输出端，所述与门电路的三个输入端与所述逻辑运算单元的输入端连接，所述与门电路的输出端连接所述逻辑运算单元的输出端。
5.根据权利要求3所述的锁存电路，其特征在于，所述开关单元包括第一mos管，所述第一mos管的控制端连接所述开关单元的控制端，所述第一mos管的第一端连接所述开关单元的输出端，所述第一mos管的第二端接地。
6.根据权利要求1所述的锁存电路，...
【专利技术属性】
技术研发人员：武锦，江帆，
申请(专利权)人：迅芯微电子苏州股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。