阵列基板制造技术

本发明专利技术提供一种阵列基板

【技术实现步骤摘要】
阵列基板、检测方法和显示装置


[0001]本专利技术涉及显示
，尤其涉及一种阵列基板
、
检测方法和显示装置
。

技术介绍

[0002]在相关技术中，随着市场对于显示屏的性能要求日益增加，显示屏制造过程中需要长期监控
TFT(
薄膜晶体管
)
特性以确保产品稳定的信赖性
。
除了确认现有工艺稳定性，在特性优化
、
不良解析等情况下也需要测试
、
监控
GOA(Gate On Array
，设置于阵列基板上的栅极驱动电路
)
电路中的不同晶体管的特性，同时设计人员在收集仿真模型数据时也需要对
GOA
电路进行特性测试
。
由于
Glass(
玻璃
)
上均一性有一定差异，测试
GOA
电路的特性一般选用
Panel(
显示面板
)
内的
GOA
电路作为测试点，测试
GOA
电路中的单个晶体管时，需要将该晶体管的三个电极
(
源极
/
漏极
/
栅极
)
与其他晶体管断开，减少干扰因素，同时三个电极需要有过孔连接，便于测试探针接触电极
。
在
GOA
驱动电路中，大部分晶体管都能满足测试需求
。
但是，部分晶体管例如晶体管的栅极直接设置在帧复位线上或帧复位线的延伸处，若需要测试晶体管的特性，需使用激光处理掉帧复位线上方的绝缘层，但此步处理容易导致帧复位线断线或者帧复位线上方的绝缘层处理不干净，导致晶体管的特性测试异常
。

技术实现思路

[0003]本专利技术的主要目的在于提供一种阵列基板
、
检测方法和显示装置，解决现有技术中在对晶体管的特性进行测试时，需要用激光处理掉控制信号线上方的绝缘层，容易导致对晶体管的特性测试异常的方法
。
[0004]本专利技术实施例提供了一种阵列基板，包括基底，以及设置于所述基底上的第一控制信号线和驱动模组；所述驱动模组包括多级驱动电路；所述第一控制信号线和所述驱动模组设置于周边区域；
[0005]所述第一控制信号线复用为所述驱动电路包括的第一晶体管的栅极；
[0006]所述阵列基板还包括第一导电图形；所述第一导电图形通过至少一个过孔与所述第一控制信号线电连接；
[0007]所述第一导电图形设置于所述第一控制信号线远离所述基底的一侧
。
[0008]可选的，所述第一导电图形形成于第一导电层；
[0009]在所述周边区域，所述第一导电层是距离所述基底最远的导电层
。
[0010]本专利技术至少一实施例所述的阵列基板还包括设置于所述基底上的子像素和公共电极；所述子像素包括像素电极，所述子像素和所述公共电极设置于显示区域；
[0011]所述第一导电图形与所述像素电极同层设置，或者，所述第一导电图形与所述公共电极同层设置
。
[0012]可选的，所述第一导电图形在所述基底上的正投影与所述第一晶体管的栅极在所述基底上的正投影之间的最长距离小于
10
μ
m。
[0013]可选的，所述第一控制信号线沿第一方向延伸；
[0014]所述第一导电图形在所述基底上的正投影与所述第一晶体管的栅极在所述基底上的正投影沿第一方向排列；
[0015]所述第一导电图形在所述基底上的正投影与所述第一控制信号线在所述基底上的正投影至少部分重叠
。
[0016]可选的，本专利技术至少一实施例所述的阵列基板还包括延伸部；所述延伸部与所述第一控制信号线同层设置，所述延伸部与所述第一控制信号线之间连通；
[0017]所述第一导电图形在所述基底上的正投影与所述延伸部在所述基底上的正投影至少部分重叠；
[0018]所述第一控制信号线沿第一方向延伸，所述第一控制信号线和所述延伸部沿第二方向排列；所述第一方向与所述第二方向相交
。
[0019]可选的，本专利技术至少一实施例所述的阵列基板还包括第二导电图形
、
第二晶体管和第三晶体管；
[0020]第二控制信号线复用为所述第一晶体管的栅极和所述第二晶体管的栅极；
[0021]第二导电图形在所述基底上的正投影设置于所述第二晶体管的栅极在所述基底上的正投影与所述第三晶体管的栅极在所述基底上的正投影之间；所述
[0022]第二导电图形通过至少一个过孔与该第二控制信号线电连接；
[0023]所述第二导电图形在所述基底上的正投影与所述第二控制信号线在所述基底上的正投影至少部分重叠
。
[0024]可选的，所述第二控制信号线沿第一方向延伸，所述第二晶体管的栅极在所述基底上的正投影
、
所述第二导电图形在所述基底上的正投影和所述第三晶体管的栅极在所述基底上的正投影沿第一方向依次排列
。
[0025]可选的，本专利技术至少一实施例所述的阵列基板还包括第三导电图形和第四晶体管；
[0026]所述第二控制信号线复用为所述第四晶体管的栅极；
[0027]第三导电图形在所述基底上的正投影与该第二控制信号线在所述基底上的正投影至少部分重叠；
[0028]所述第三导电图形通过至少一个过孔与该第二控制信号线电连接；
[0029]所述第三导电图形在所述基底上的正投影设置于所述第四晶体管的栅极在所述基底上的正投影与所述第三晶体管的栅极在所述基底上的正投影之间
。
[0030]可选的，所述第二导电图形和所述第三导电图形形成于第一导电层；
[0031]在所述周边区域，所述第一导电层是距离所述基底最远的导电层
。
[0032]可选的，所述第一晶体管的第一极与第一导电连接部同层设置，所述第一晶体管的第一极与所述第一导电连接部连通，所述第一导电连接部通过至少一个过孔与形成于第一导电层的第二导电连接部电连接；
[0033]所述第二导电连接部设置于所述第一导电连接部远离所述基底的一侧；
[0034]在所述周边区域，所述第一导电层是距离所述基底最远的导电层
。
[0035]可选的，所述第一晶体管的第二极与第三导电连接部同层设置，所述第一晶体管的第二极与所述第三导电连接部连通，所述第三导电连接部通过至少一个过孔与形成于所述第一导电层的第四导电连接部电连接；
[0036]所述第四导电连接部设置于所述第三导电连接部远离所述基底的一侧
。
[0037]可选的，所述驱动电路包括帧复位电路
、
第一节点复位电路
、
进位输出复位电路和驱动输出复位电路；
[0038]所述帧复位电路分别与帧复位线
、
第一节点和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种阵列基板，其特征在于，包括基底，以及设置于所述基底上的第一控制信号线和驱动模组；所述驱动模组包括多级驱动电路；所述第一控制信号线和所述驱动模组设置于周边区域；所述第一控制信号线复用为所述驱动电路包括的第一晶体管的栅极；所述阵列基板还包括第一导电图形；所述第一导电图形通过至少一个过孔与所述第一控制信号线电连接；所述第一导电图形设置于所述第一控制信号线远离所述基底的一侧
。2.
如权利要求1所述的阵列基板，其特征在于，所述第一导电图形形成于第一导电层；在所述周边区域，所述第一导电层是距离所述基底最远的导电层
。3.
如权利要求1所述的阵列基板，其特征在于，还包括设置于所述基底上的子像素和公共电极；所述子像素包括像素电极，所述子像素和所述公共电极设置于显示区域；所述第一导电图形与所述像素电极同层设置，或者，所述第一导电图形与所述公共电极同层设置
。4.
如权利要求1所述的阵列基板，其特征在于，所述第一导电图形在所述基底上的正投影与所述第一晶体管的栅极在所述基底上的正投影之间的最长距离小于
10
μ
m。5.
如权利要求1所述的阵列基板，其特征在于，所述第一控制信号线沿第一方向延伸；所述第一导电图形在所述基底上的正投影与所述第一晶体管的栅极在所述基底上的正投影沿第一方向排列；所述第一导电图形在所述基底上的正投影与所述第一控制信号线在所述基底上的正投影至少部分重叠
。6.
如权利要求1所述的阵列基板，其特征在于，还包括延伸部；所述延伸部与所述第一控制信号线同层设置，所述延伸部与所述第一控制信号线之间连通；所述第一导电图形在所述基底上的正投影与所述延伸部在所述基底上的正投影至少部分重叠；所述第一控制信号线沿第一方向延伸，所述第一控制信号线和所述延伸部沿第二方向排列；所述第一方向与所述第二方向相交
。7.
如权利要求1所述的阵列基板，其特征在于，还包括第二导电图形
、
第二晶体管和第三晶体管；第二控制信号线复用为所述第一晶体管的栅极和所述第二晶体管的栅极；第二导电图形在所述基底上的正投影设置于所述第二晶体管的栅极在所述基底上的正投影与所述第三晶体管的栅极在所述基底上的正投影之间；所述第二导电图形通过至少一个过孔与该第二控制信号线电连接；所述第二导电图形在所述基底上的正投影与所述第二控制信号线在所述基底上的正投影至少部分重叠
。8.
如权利要求7所述的阵列基板，其特征在于，所述第二控制信号线沿第一方向延伸，所述第二晶体管的栅极在所述基底上的正投影
、
所述第二导电图形在所述基底上的正投影和所述第三晶体管的栅极在所述基底上的正投影沿第一方向依次排列
。9.
如权利要求7所述的阵列基板，其特征在于，还包括第三导电图形和第四晶体管；所述第二控制信号线复用为所述第四晶体管的栅极；
第三导电图形在所述基底上的正投影与该第二控制信号线在所述基底上的正投影至少部分重叠；所述第三导电图形通过至少一个过孔与该第二控制信号线电连接；所述第三导电图形在所述基底上的正投影设置于所述第四晶体管的栅极在所述基底上的正投影与所述第三晶体管的栅极在所述基底上的正投影之间
。10.
如权利要求9所述的阵列基板，其特征在于，所述第二导电图形和所述第三导电图形形成于第一导电层；在所述周边区域，所述第一导电层是距离所述基底最远的导电层
。11.
如权利要求1所述的阵列基板，其特征在于，所述第一晶体管的第一极与第一导电连接部同层设置，所述第一晶体管的第一极与所述第一导电连接部连通，所述第一导电连接部通过至少一个过孔与形成于第一导电层的第二导电连接部电连接；所述第二导电连接部设置于所述第一导电连接部远离所述基底的一侧；在所述周边区域，所述第一导电层是距离所述基底最远的导电层
。12.
如权利要求
11
所述的阵列基板，其特征在于，所述第一晶体管的第二极与第三导电连接部同层设置，所述第一晶体管的第二极与所述第三导电连接部连通，所述第三导电连接部通过至少一个过孔与形成于所述第一导...

【专利技术属性】
技术研发人员：李春雨，胡波，林丽锋，林欣，周融，王建树，胡佩，莫桐薇，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：