一种半导体存储器件及其制作方法技术

本发明专利技术公开了一种半导体存储器件及其制作方法，属于半导体技术领域，所述半导体存储器件包括：衬底，所述衬底包括并列设置的第一有源区和第二有源区，所述第一有源区包括紧邻设置的驱动区和传输区；第一沟道掺杂区，设置在所述第二有源区内；第二沟道掺杂区，设置在所述第一有源区内；第一外延层，设置在所述驱动区上；第二外延层，设置在所述第一外延层上；多个栅极结构，设置在所述第二外延层和所述衬底上；以及重掺杂区，设置在所述栅极结构的两侧

【技术实现步骤摘要】
一种半导体存储器件及其制作方法


[0001]本专利技术属于半导体
，特别涉及一种半导体存储器件及其制作方法
。

技术介绍

[0002]静态随机存取存储器（
Static Random
‑
Access Memory
，
SRAM
）不用刷新电路，速度快，常用于各种集成电路的存储器
。SRAM
中是通过晶体管进行存储数据，晶体管包括驱动晶体管
、
负载晶体管及传输晶体管
。
其中，驱动晶体管和负载晶体管共用同一栅极线，从而造成栅极掺杂离子相互扩散，因此，驱动晶体管的阈值电压失配情况比传输晶体管更严重，而阈值电压的波动会降低静态随机存取存储器的静态噪声容限（
Static Noise Margin
，
SNM
），严重时甚至会造成静态随机存取存储器失效，造成静态随机存取存储器的良率不稳定
。

技术实现思路

[0003]本专利技术的目的在于提供一种半导体存储器件及其制作方法，能够抑制随机掺杂涨落所造成的阈值电压波动，提高驱动晶体管性能的均匀性，提升静态噪声容限，提高半导体存储器件的性能
。
[0004]为解决上述技术问题，本专利技术提供一种半导体存储器件，包括：衬底，所述衬底包括并列设置的第一有源区和第二有源区，所述第一有源区包括紧邻设置的驱动区和传输区；第一沟道掺杂区，设置在所述第二有源区内；第二沟道掺杂区，设置在所述第一有源区内；第一外延层，设置在所述驱动区上；第二外延层，设置在所述第一外延层上；多个栅极结构，设置在所述第二外延层和所述衬底上；以及重掺杂区，设置在所述栅极结构的两侧
。
[0005]在本专利技术一实施例中，所述驱动区和所述传输区的宽度相等
。
[0006]在本专利技术一实施例中，所述第一外延层为碳掺杂的硅外延层，且所述第一外延层的厚度为
5nm~15nm。
[0007]在本专利技术一实施例中，所述第二外延层为本征硅层，且所述第二外延层的厚度为
10nm~20nm。
[0008]在本专利技术一实施例中，在所述第二外延层上的所述栅极结构中的栅极材料层为
N
型掺杂
。
[0009]在本专利技术一实施例中，所述第一沟道掺杂区为
N
型掺杂，所述第二沟道掺杂区为
P
型掺杂，且所述第二沟道掺杂区的掺杂浓度大于所述第一沟道掺杂区的掺杂浓度
。
[0010]在本专利技术一实施例中，所述重掺杂区包括第一重掺杂区，所述第一重掺杂区的深度大于所述第二外延层
、
所述第一外延层和所述第二沟道掺杂区的厚度之和
。
[0011]本专利技术还提供一种半导体存储器件的制作方法，包括：提供一衬底，所述衬底包括并列设置的第一有源区和第二有源区，所述第一有源区包括紧邻设置的驱动区和传输区；在所述第二有源区内形成第一沟道掺杂区；在所述第一有源区内形成第二沟道掺杂区；在所述驱动区上形成第一外延层；在所述第一外延层上形成第二外延层；在所述第二外延层和所述衬底上形成多个栅极结构；以及在所述栅极结构的两侧形成重掺杂区
。
[0012]在本专利技术一实施例中，所述制作方法还包括：在所述衬底内形成浅沟槽隔离结构，在形成所述浅沟槽隔离结构后，所述衬底上设置有垫氧化层；在所述衬底上形成第一光阻层，所述第一光阻层暴露所述第二有源区；以所述第一光阻层为掩膜，向所述第二有源区内注入第一沟道杂质离子，形成所述第一沟道掺杂区；去除所述第一光阻层，形成第二光阻层，所述第二光阻层暴露所述第一有源区；以所述第二光阻层为掩膜，向所述第一有源区内注入第二沟道杂质离子，形成所述第二沟道掺杂区；以及去除所述第二光阻层，对所述衬底进行退火处理
。
[0013]在本专利技术一实施例中，所述制作方法还包括：在所述衬底退火处理后，在所述衬底上形成第三光阻层，所述第三光阻层暴露所述驱动区；去除所述驱动区上的所述垫氧化层；去除第三光阻层，在所述驱动区上形成所述第一外延层；以及在所述第一外延层上形成所述第二外延层
。
[0014]综上所述，本专利技术提供一种半导体存储器件及其制作方法，对半导体存储器件的结构和制作方法进行改进，本专利技术意想不到的技术效果是：能够减少在晶体管的制作过程中的有源区的图案波动和可变性，降低传输晶体管的阈值电压波动
。
能够抑制随机掺杂涨落所造成的阈值电压波动，提高驱动晶体管性能的均匀性，从而提高
SRAM
的噪声容限和良率
。
能够提高驱动晶体管的电子迁移率，从而提高驱动晶体管的饱和电流和静态随机存取存储器的
β
比值，提高存储器件的噪声容限
。
能够在驱动晶体管中形成更大的工作电流，进一步提升静态噪声容限的值，提高半导体存储器件的性能
。
[0015]当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点
。
附图说明
[0016]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图
。
[0017]图1为一实施例中半导体存储器件的布局图
。
[0018]图2为一实施例中半导体存储器件的等效线路图
。
[0019]图3为本实施例中沿图1的
A
‑
A
方向保留垫氧化层的剖面图
。
[0020]图4为本实施例中沿图1的
B
‑
B
方向形成浅沟槽隔离结构和保留垫氧化层的剖面图
。
[0021]图5为本实施例中沿图1的
A
‑
A
方向形成第一光阻层的剖面图
。
[0022]图6为本实施例中沿图1的
B
‑
B
方向形成第一沟道掺杂区的剖面图
。
[0023]图7为本实施例中沿图1的
A
‑
A
方向形成第二沟道掺杂区的剖面图
。
[0024]图8为本实施例中沿图1的
B
‑
B
方向形成第二光阻层的剖面图
。
[0025]图9为本实施例中沿图1的
A
‑
A
方向去除驱动区上垫氧化层的剖面图
。
[0026]图
10
为本实施例中沿图1的
B
‑
B
方向形成第三光阻层的剖面图
。
[0027]图
11
为本实施例中沿图1的
A
‑
A
方向形成第一外延层和第二外本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体存储器件，其特征在于，包括：衬底，所述衬底包括并列设置的第一有源区和第二有源区，所述第一有源区包括紧邻设置的驱动区和传输区；第一沟道掺杂区，设置在所述第二有源区内；第二沟道掺杂区，设置在所述第一有源区内；第一外延层，设置在所述驱动区上；第二外延层，设置在所述第一外延层上；多个栅极结构，设置在所述第二外延层和所述衬底上；以及重掺杂区，设置在所述栅极结构的两侧
。2.
根据权利要求1所述的半导体存储器件，其特征在于，所述驱动区和所述传输区的宽度相等
。3.
根据权利要求1所述的半导体存储器件，其特征在于，所述第一外延层为碳掺杂的硅外延层，且所述第一外延层的厚度为
5nm~15nm。4.
根据权利要求1所述的半导体存储器件，其特征在于，所述第二外延层为本征硅层，且所述第二外延层的厚度为
10nm~20nm。5.
根据权利要求1所述的半导体存储器件，其特征在于，在所述第二外延层上的所述栅极结构中的栅极材料层为
N
型掺杂
。6.
根据权利要求1所述的半导体存储器件，其特征在于，所述第一沟道掺杂区为
N
型掺杂，所述第二沟道掺杂区为
P
型掺杂，且所述第二沟道掺杂区的掺杂浓度大于所述第一沟道掺杂区的掺杂浓度
。7.
根据权利要求1所述的半导体存储器件，其特征在于，所述重掺杂区包括第一重掺杂区，所述第一重掺杂区的深度大于所述第二外延层

【专利技术属性】
技术研发人员：陈兴，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：