一种氧化镓非极化异质结多沟道Fin-HEMT器件及其制备方法技术

本发明专利技术公开了一种氧化镓非极化异质结多沟道Fin

【技术实现步骤摘要】
一种氧化镓非极化异质结多沟道Fin
‑
HEMT器件及其制备方法


[0001]本专利技术属于半导体器件
，具体涉及一种氧化镓非极化异质结多沟道Fin
‑
HEMT器件及其制备方法。

技术介绍

[0002]氧化镓(Ga2O3)材料作为一种新兴的超宽带隙半导体材料，最常见的晶体结构包括α、β、γ、δ、ε和过渡态的κ相，能带带隙达到4.8~5.2 eV，击穿电场高达8 MV/cm，其中最稳定的结构为β相。β相Ga2O3以其稳定性被应用的最广，由于β相为非极性相，不能通过自发极化在异质结处产生高浓度的2DEG，但可以通过δ调制掺杂的方式产生。尽管其迁移率不如GaAs和GaN，但结合材料的高临界击穿电场，其饱和漂移速度也达到了1.8~2
×
107cm/s，超过了GaAs的1.2
×
107cm/s，与GaN的2.5
×
107cm/s相当。
[0003]在高耐压、强辐照的工作环境下，GaAs由于禁带宽度窄、临界击穿场强低而限制器件的耐压和抗辐照能力；GaN由于异质衬底外延缺陷密度大，带隙中缺陷能级较多，不仅会导致电流崩塌，还会降低器件的耐压特性和抗辐照特性，严重影响器件工作的可靠性。β
‑
Ga2O3通过δ调制掺杂产生2DEG，对迁移率具有明显改善，结合其超宽禁带宽度和高临界击穿场强，使其在高耐压抗辐照的高频领域有着巨大的应用潜力。但是，基于β相(Al
x
Ga1‑
x
)2O3/Ga2O3异质结的单沟道HEMT，沟道限域性差，单沟道输出功率小，难以满足高频高功率场合的应用需求。

技术实现思路

[0004]针对现有技术的不足，本专利技术的目的在于提供一种氧化镓非极化异质结多沟道Fin
‑
HEMT器件及其制备方法，以满足高频高功率场合的应用需求。
[0005]为实现上述目的，本专利技术采用的技术方案如下：本专利技术提供的一种氧化镓非极化异质结多沟道Fin
‑
HEMT器件，由下至上包括衬底、缓冲层、多沟道层、T型栅极、源极和漏极，所述多沟道层的左右两边分别为源区和漏区；所述多沟道层包括N个β
‑
Ga2O3基异质结，每个异质结由沟道层、δ调制掺杂层和势垒层堆叠组成，N≥2；所述T型栅极为Fin结构的栅电极。
[0006]进一步的，所述衬底为SiC、GaN、Ga2O3、金刚石或蓝宝石中的一种。
[0007]进一步的，所述缓冲层为非故意掺杂的β
‑
Ga2O3。
[0008]进一步的，所述异质结沟道层为非故意掺杂的β
‑
Ga2O3，δ调制掺杂层为δ
‑
Si掺杂的β
‑
(Al
x
Ga1‑
x
)2O3，势垒层为非故意掺杂的β
‑
(Al
x
Ga1‑
x
)2O3，其中0＜x＜1。
[0009]进一步的，所述源区/漏区为重掺杂N型Ga2O3或欧姆金属。
[0010]进一步的，所述T型栅极的栅长小于或等于Fin长。
[0011]本专利技术还提供上述氧化镓非极化异质结多沟道Fin
‑
HEMT器件的制备方法，包括以下步骤：S1. 在衬底上依次外延生长缓冲层、多沟道层，得到多沟道外延片；
S2. 在多沟道外延片上沉积掩模，光刻图形转移后，在源漏区域刻蚀多沟道至缓冲层，再生长形成源区和漏区；S3. 在源区和漏区上沉积欧姆金属，形成源极和漏极；S4. 在栅极区域选区刻蚀多沟道层至缓冲层，形成Fin结构；S5. 在栅极区域的Fin结构上沉积栅极金属， 形成Fin结构栅极。
[0012]进一步的，步骤S1中，所述外延生长采用MOCVD或MBE。
[0013]进一步的，步骤S3中，沉积欧姆金属后还包括退火。
[0014]进一步的，所述退火温度为400~600℃，退火氛围为氮气，退火时间30 ~60s。
[0015]与现有技术相比，本专利技术的有益效果在于：本专利技术基于非极性β
‑
Ga2O3材料体系，采用2组以上的β相的(Al
x
Ga1‑
x
)2O3/Ga2O3异质结结构，通过故意掺杂的δ
‑
Si调制在每组沟道的异质结界面处中产生2DEG，降低了导通电阻；相邻沟道间，下层沟道的势垒层作为上层沟道的背势垒层，提高沟道内2DEG的限域性；通过源漏区域再生长的方式保证各沟道2DEG与源漏区域相连，提高了Wafer平整度，降低了工艺风险，同时又有助于形成良好的欧姆接触；采用Fin结构的栅电极来形成侧栅和顶栅对沟道的半包围结构，在保证栅极对下层沟道的控制能力的同时，实现多阈值耦合提高器件线性度，并对沟道载流子迁移率有一定的提升效果。
附图说明
[0016]图1为本专利技术的氧化镓非极化异质结多沟道Fin
‑
HEMT器件的结构示意图；图2为图1中A
‑
A
’
截面的结构示意图；图3为图1中B
‑
B
’
截面的结构示意图；图4示出了制备工艺流程中的外延准备；图5示出了制备工艺流程中的硬掩模沉积；图6示出了制备工艺流程中的掩模图形转移；图7示出了制备工艺流程中的源漏电极区域刻蚀；图8示出了制备工艺流程中的源漏电极区域再生长；图9示出了制备工艺流程中的硬掩模去除；图10示出了制备工艺流程中的源漏区域欧姆电极光刻沉积；图11示出了制备工艺流程中的源漏区域欧姆电极剥离；图12示出了制备工艺流程中的栅极区域Fin结构刻蚀；图13示出了制备工艺流程中的栅极金属沉积。
[0017]附图标记：1
‑
衬底、2
‑
缓冲层、3
‑
多沟道层、301
‑
沟道层、302
‑
δ调制掺杂层、303
‑
势垒层、4
‑
T型栅极、5
‑
源区、6
‑
漏区、7
‑
源极、8
‑
漏极。
具体实施方式
[0018]以下结合具体实施例对本专利技术作进一步的详细说明，以使本领域的技术人员更加清楚地理解本专利技术。所举实例只用于解释本专利技术，并非用于限定本专利技术的范围。在本专利技术实施例中，若无特殊说明，所有原料组分均为本领域技术人员熟知的市售产品；若未具体指明，所用的技术手段均为本领域技术人员所熟知的常规手段。
[0019]本专利技术实施例提供的一种氧化镓非极化异质结多沟道Fin
‑
HEMT器件结构如图1
‑
3所示，由下至上包括衬底1、缓冲层2、多沟道层3、T型栅极4、源极7和漏极8，多沟道层3的左右两边分别为源区5和漏区6，源极7和漏极8分别位于源区5和漏区6之上；多沟道层3包括N个β
‑<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种氧化镓非极化异质结多沟道Fin
‑
HEMT器件，其特征在于，由下至上包括衬底、缓冲层、多沟道层、T型栅极、源极和漏极，所述多沟道层的左右两边分别为源区和漏区；所述多沟道层包括N个β
‑
Ga2O3基异质结，每个异质结由沟道层、δ调制掺杂层和势垒层堆叠组成，N≥2；所述T型栅极为Fin结构的栅电极。2.根据权利要求1所述的氧化镓非极化异质结多沟道Fin
‑
HEMT器件，其特征在于，所述衬底为SiC、GaN、Ga2O3、金刚石或蓝宝石中的一种。3.根据权利要求1所述的氧化镓非极化异质结多沟道Fin
‑
HEMT器件，其特征在于，所述缓冲层为非故意掺杂的β
‑
Ga2O3。4.根据权利要求1所述的氧化镓非极化异质结多沟道Fin
‑
HEMT器件，其特征在于，所述异质结沟道层为非故意掺杂的β
‑
Ga2O3，δ调制掺杂层为δ
‑
Si掺杂的β
‑
(Al
x
Ga1‑
x
)2O3，势垒层为非故意掺杂的β
‑
(Al
x
Ga1‑
x
)2O3，其中0＜x＜1。5.根据权利要求1所述的氧化镓非极化异质结多沟道Fin<...

【专利技术属性】
技术研发人员：吴畅，王凯，郭涛，刘捷龙，邢绍琨，
申请(专利权)人：湖北九峰山实验室，
类型：发明
国别省市：