芯片和芯片加工方法技术

本发明专利技术公开一种芯片和芯片加工方法，其中，芯片具有基极区，所述基极区包括第一光刻区和第二光刻区，所述第一光刻区环绕所述第二光刻区设置，且与所述第二光刻区相间隔，所述第一光刻区的衬底和所述第二光刻区的衬底均掺杂有硼离子，且所述第一光刻区的硼离子浓度小于所述第二光刻区的硼离子浓度设置。本发明专利技术技术方案能提高芯片集电极－发射极间的耐压特性。特性。特性。

【技术实现步骤摘要】
芯片和芯片加工方法


[0001]本专利技术涉及芯片
，特别涉及一种芯片和芯片加工方法。

技术介绍

[0002]三极管是一种常见的电子器件，具有放大、开关和电流控制等功能，它由集电极(Collector)、基极(Base)和发射极(Emitter)组成。其中，集电极与发射极之间的耐压特性对于高压电路尤为重要。
[0003]在一些应用中，如电力转换、输电线路的控制以及电动车辆等领域，需要使用更高耐压的三极管芯片来处理高电压和高功率的信号，而现有的三极管芯片在集电极与发射极之间的耐压方面存在着限制，通常只能承受约350V左右的电压，这种情况导致了一些应用需求无法得到满足。

技术实现思路

[0004]本专利技术的主要目的是提出一种芯片，旨在解决现有技术的三极管芯片的集电极
‑
发射极间的耐压特性较弱的技术问题。
[0005]为实现上述目的，本专利技术提出的芯片，芯片具有基极区，所述基极区包括第一光刻区和第二光刻区，所述第一光刻区环绕所述第二光刻区设置，且与所述第二光刻区相间隔，所述第一光刻区的衬底和所述第二光刻区的衬底均掺杂有硼离子，且所述第一光刻区的硼离子浓度小于所述第二光刻区的硼离子浓度设置。
[0006]在一种可能的实施方案中，所述第一光刻区的硼离子浓度与所述第二光刻区的硼离子浓度的比例大于或等于1/15，小于或等于1/5。
[0007]在一种可能的实施方案中，所述第一光刻区的硼离子浓度大于或等于1e
13
/cm2，小于或等于1e<br/>15
/cm2；和/或，
[0008]所述第二光刻区的硼离子浓度大于或等于2e
13
/cm2，小于或等于2e
15
/cm2。
[0009]在一种可能的实施方案中，所述第一光刻区与所述第二光刻区之间的最小间隔大于或等于7μm，小于或等于50μm。
[0010]本专利技术还提出一种芯片加工方法，包括下述步骤：
[0011]S1、提供一种芯片，所述芯片包括第一光刻区和第二光刻区，所述第一光刻区环绕所述第二光刻区设置，且与所述第二光刻区相间隔；
[0012]S2、对所述第一光刻区进行曝光显影，以使所述第一光刻区的衬底显露于外；
[0013]S3、将浓度为X的硼离子注入第一光刻区，以使硼离子积累在第一光刻区的衬底表面；
[0014]S4、对所述芯片的第二光刻区进行曝光显影，以使所述第二光刻区的衬底显露于外；
[0015]S5、将浓度为Y的硼离子注入第二光刻区，以使硼离子积累在第一光刻区的衬底表面，所述Y大于所述X；
[0016]S6、将所述芯片放置于扩散炉中进行加热，以使得浓度为X的硼离子扩散至所述第一光刻区的衬底中，及使浓度为Y的硼离子扩散至所述第二光刻区的衬底中。
[0017]在一种可能的实施方案中，所述步骤S6中，通过所述扩散炉以预设的加工时间t对所述芯片进行加热，其中，4h≤t≤6h。
[0018]本申请的芯片，通过在基极区的衬底中掺杂浓度不同的两种硼离子，两种浓度的硼离子分别位于相间隔的两个区域上，浓度小的硼离子所在区域环绕浓度大的硼离子所在区域，这样，在两个区域之间的距离和硼离子浓度的梯度的共同影响下，可以导致电场在该基极区形成一个较大的电场梯度，这个电场梯度可以增加基极区的耐压能力，从而提高芯片集电极
‑
发射极之间的耐压性能。
附图说明
[0019]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
[0020]图1为本专利技术芯片一实施例的结构示意图；
[0021]图2为图1另一视角的结构示意图；
[0022]图3为本专利技术芯片另一实施例的简易示意图；
[0023]图4为本专利技术芯片加工方法一实施例的结构示意图。
[0024]附图标号说明：
[0025]1、基极区；11、第一光刻区；12、第二光刻区。
[0026]本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
[0027]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0028]需要说明，若本专利技术实施例中有涉及方向性指示(诸如上、下、左、右、前、后
……
)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
[0029]另外，在本专利技术中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中的“和/或”包括三个方案，以A和/或B为例，包括A技术方案、B技术方案，以及A和B同时满足的技术方案；另外，各个实施例之间的技术方案可以相互结合，必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时，应当认为这种技术方案的结合不存在，也不在本专利技术要求的保护范围之内。
[0030]本专利技术提出一种芯片，该芯片为三极管芯片。
[0031]在本专利技术实施例中，如图1至图3所示，该芯片具有基极区1，基极区1包括第一光刻区11和第二光刻区12，第一光刻区11环绕第二光刻区12设置，且与第二光刻区12相间隔，第一光刻区11的衬底和第二光刻区12的衬底均掺杂有硼离子，且第一光刻区11的硼离子浓度小于第二光刻区12的硼离子浓度设置。
[0032]应当说明的是，无论是基极区1、第一光刻区11或第二光刻区12，都是指芯片上的一个特定区域，基极区1、第一光刻区11和第二光刻区12各自在芯片上都有对应的实体结构(该实体结构包括衬底和衬底上的氧化层)。
[0033]第一光刻区11处的实体结构并没有与第二光刻区12处的实体结构直接连接，两者之间还有其他结构。
[0034]衬底的材料通常为硅材料，当硼离子被引入硅材料中时，它会形成施主缺陷，增加了半导体材料中自由电子的浓度，从而提高了材料的导电性(注：在半导体材料中，晶格结构通常由一个元素的晶格与另一个元素的晶格相间排列形成，当某个外部杂质元素被掺入晶格中时，它可能取代了原始的晶格位置，但与晶格不完全匹配，施主缺陷就是这样一种情况，施主缺陷通常发生在五价元素掺杂到四价元素的晶格中，举例来说，当硼(B)被掺杂到硅(Si)晶格中时，由于硼是五价元素，多出一个电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片，其特征在于，所述芯片具有基极区，所述基极区包括第一光刻区和第二光刻区，所述第一光刻区环绕所述第二光刻区设置，且与所述第二光刻区相间隔，所述第一光刻区的衬底和所述第二光刻区的衬底均掺杂有硼离子，且所述第一光刻区的硼离子浓度小于所述第二光刻区的硼离子浓度设置。2.如权利要求1所述的芯片，其特征在于，所述第一光刻区的硼离子浓度与所述第二光刻区的硼离子浓度的比例大于或等于1/15，小于或等于1/5。3.如权利要求1所述的芯片，其特征在于，所述第一光刻区的硼离子浓度大于或等于1e
13
/cm2，小于或等于1e
15
/cm2；和/或，所述第二光刻区的硼离子浓度大于或等于2e
13
/cm2，小于或等于2e
15
/cm2。4.如权利要求1所述的芯片，其特征在于，所述第一光刻区与所述第二光刻区之间的最小间...

【专利技术属性】
技术研发人员：陈景辉，邱晨，林士修，吴质朴，
申请(专利权)人：江门市奥伦德元器件有限公司，
类型：发明
国别省市：