用于半导体装置的纳米衬底穿孔以及相关系统和方法制造方法及图纸

本公开涉及用于半导体装置的纳米衬底穿孔以及相关系统和方法。本文公开了具有纳米衬底穿孔TSV的半导体装置以及相关系统和方法。在一些实施例中，所述半导体装置包含半导体衬底，所述半导体衬底具有第一表面和与所述第一表面相对的第二表面。沟槽形成于所述第一表面中且填充有电介质材料，且TSV在所述沟槽的占据面积内从所述第一表面延伸到所述第二表面。在一些实施例中，所述TSV包含导电材料，所述导电材料包含第一部分和第二部分。所述第一部分包含在所述第一表面处的第一末端和具有比所述第一末端更大的横截面积的第二末端。类似地，所述第二部分包含耦合到所述第二末端的第三末端和在所述第二表面处的具有比所述第三末端更大的横截面积的第四末端。末端更大的横截面积的第四末端。末端更大的横截面积的第四末端。

【技术实现步骤摘要】
用于半导体装置的纳米衬底穿孔以及相关系统和方法


[0001]本专利技术技术大体上涉及用于半导体装置中的衬底穿孔的方法以及相关系统和产品。特定来说，本专利技术技术涉及自对准纳米衬底穿孔的构造。

技术介绍

[0002]例如存储器装置、微处理器和其它电子装置的微电子装置通常包含安装到衬底且围封在保护性覆盖物中的一或多个半导体裸片。半导体裸片包含功能特征，例如存储器单元、处理器电路、互连电路系统等。为了满足对减小尺寸的持续需求，个别半导体裸片和/或组件通常大批制造，且接着堆叠以形成半导体组合件。半导体组合件的组件经常至少部分地使用从衬底的一个表面延伸到另一表面的衬底穿孔来电耦合。然而，随着半导体组合件的尺寸持续缩减，衬底穿孔变成限制因素。

技术实现思路

[0003]在一个方面中，本公开提供一种半导体装置，其包括：半导体衬底，其具有第一表面和与所述第一表面相对的第二表面；以及衬底穿孔，其包含导电材料，所述导电材料具有：第一部分，其具有在所述半导体衬底的所述第一表面处的第一末端和与所述第一末端相对的第二末端，其中所述第一末端具有第一横截面积且所述第二末端具有大于所述第一横截面积的第二横截面积；以及第二部分，其具有耦合到所述第一部分的所述第二末端的第三末端和在所述半导体衬底的所述第二表面处的第四末端，其中所述第三末端具有不同于所述第二横截面积的第三横截面积且所述第四末端具有大于所述第三横截面积的第四横截面积。
[0004]在另一方面中，本公开提供一种用于制造半导体衬底的方法，所述方法包括：从所述半导体衬底的第一侧移除材料以形成隔离所述半导体衬底的一或多个柱的沟槽；用电介质材料填充所述沟槽以包围所述一或多个柱；在所述半导体衬底的与所述第一侧相对的第二侧中形成孔口，其中所述孔口与所述一或多个柱中的至少一个柱至少部分地竖直对准，且其中所述孔口的基底表面处于对应于所述至少一个柱的基底的深度；通过所述孔口的所述基底蚀刻所述至少一个柱以形成从所述第一侧延伸到所述第二侧的开口；以及用导电材料填充所述开口以形成导电衬底穿孔。
[0005]在又一方面中，本公开提供一种半导体装置，其包括：半导体衬底，其具有上部表面和与所述上部表面相对的下部表面；衬底穿孔，其至少部分地填充有从所述上部表面延伸到所述下部表面的导电材料，所述衬底穿孔具有从所述半导体衬底的所述上部表面下方的一深度到所述半导体衬底的所述上部表面向内倾斜的侧壁；以及电介质材料，其在所述半导体衬底的所述上部表面处包围所述衬底穿孔，所述电介质材料包含从所述深度到所述半导体衬底的所述上部表面向外倾斜的外围侧壁。
附图说明
[0006]图1A
‑
1M示出根据本专利技术技术的一些实施例的在与产生纳米衬底穿孔相关联的各个阶段之后半导体装置的俯视图和横截面图。
[0007]图2A
‑
2D是根据本专利技术技术的一些实施例的在与产生纳米衬底穿孔相关联的各个阶段之后半导体装置的部分示意横截面图。
[0008]图3A
‑
3D是根据本专利技术技术的其它实施例的在与产生纳米衬底穿孔相关联的各个阶段之后半导体装置的部分示意横截面图。
[0009]图4A
‑
4C是根据本专利技术技术的一些实施例的在与在经薄化衬底中产生纳米衬底穿孔相关联的各个阶段之后半导体装置的部分示意横截面图。
[0010]图5是根据本专利技术技术的一些实施例的具有多个纳米衬底穿孔的半导体装置的部分示意横截面图。
[0011]图6是根据本专利技术技术的其它实施例的具有多个纳米衬底穿孔的半导体装置的部分示意横截面图。
[0012]图7是包含根据本专利技术技术的实施例配置的半导体裸片组合件的系统的示意图。
[0013]图式未必按比例绘制。此外，应理解，已经部分地示意性地绘制若干附图。类似地，出于论述本专利技术技术的实施方案中的一些的目的，一些组件和/或操作可分成不同块或组合成单个块。此外，虽然所述技术容许各种修改和替代形式，但在图式中已借助于实例展示了特定实施方案并且在下文中对其进行详细描述。然而，目的不是将技术限制于所描述的特定实现方式。
具体实施方式
[0014]本文公开具有一或多个纳米衬底穿孔(在本文中被称作“TSV”)的半导体装置以及相关系统和方法。所公开的系统和方法允许半导体组合件在给定占据面积内持续缩减尺寸和/或增加生产力。在一些实施例中，用于形成TSV的方法包含从半导体衬底的第一表面(例如，上部表面)移除材料以形成沟槽，随后用电介质材料填充所述沟槽，所述沟槽隔离所述沟槽内的半导体衬底的一或多个柱。一旦形成，柱中的每一个就可具有侧壁，所述侧壁从沟槽的基底表面到半导体衬底的第一表面向内倾斜。换句话说，柱中的每一个在半导体衬底的第一表面处可具有比在柱的基底处(例如，在沟槽的基底表面处)更小的横截面积。相比之下，所述沟槽可包含外围侧壁，所述外围侧壁从沟槽的基底表面到半导体衬底的第一表面向外倾斜。换句话说，沟槽在半导体衬底的第一表面处可具有比在沟槽的基底处更大的横截面积。因此，沟槽的侧壁通常与柱的侧壁相对地倾斜。在一些实施例中，沟槽的外围侧壁的斜率的量值大体等于(或等于)柱的侧壁的斜率的量值。用于柱和/或沟槽的侧壁的斜率可帮助促进当形成跨越衬底的通孔时在从相对表面形成柱和/或沟槽期间的更容易对准。举例来说，如下文更详细地论述，柱的侧壁的斜率确保柱中的每一个的基底从相对侧呈现较大目标且允许当基底的任何部分暴露时柱的全部更容易蚀刻。
[0015]在一些实施例中，在用电介质材料填充沟槽之后，方法还包含在半导体衬底的与第一表面相对的第二表面中形成第二沟槽(有时在本文中也被称为“孔口”)。所述孔口可至少部分地与柱中的至少一个竖直对准，且在对应于柱的基底的深度处具有最深表面。因此，第二沟槽通过半导体衬底的第二表面暴露柱。方法可随后包含通过孔口蚀刻柱中的一或多
个以形成从第一表面延伸到第二表面的空隙(有时在本文中也被称为开口)，且用导电材料填充所述空隙从而形成导电TSV。
[0016]在一些实施例中，所述方法包含在蚀刻柱之前用第二电介质材料填充第二沟槽，随后通过第二电介质材料重新暴露柱。在此类实施例中，蚀刻柱可包含湿式刻蚀工艺，因为第二电介质材料可防止湿式刻蚀工艺从半导体衬底移除不期望的材料。第二电介质可帮助隔绝和/或另外保护半导体衬底的非目标部分(例如，非目标柱的基底、第二沟槽的侧壁和类似物)；在通孔完全形成之后帮助减小寄生电容；和/或允许选择性地蚀刻和填充柱(例如，一次一个地或以群组形成通孔、形成代替一些柱的导电通孔和代替其它柱的电容器，和类似操作)。在一些实施例中，所述方法包含在蚀刻柱之前将绝缘材料层沉积到孔口的侧壁上。类似于第二电介质材料，所述绝缘材料层可保护侧壁的任何进一步蚀刻，进而将蚀刻工艺集中于柱上。
[0017]在一些实施例中，所述方法包含从半导体衬底的第二表面移除材料而不是(或除此之外)通过衬底薄化过程形成第二沟槽。在一些此类实施例中，衬底薄化过程在半导体衬底的经薄化第二表面处暴露柱中的每一个的基底。因本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其包括：半导体衬底，其具有第一表面和与所述第一表面相对的第二表面；以及衬底穿孔，其包含导电材料，所述导电材料具有：第一部分，其具有在所述半导体衬底的所述第一表面处的第一末端和与所述第一末端相对的第二末端，其中所述第一末端具有第一横截面积且所述第二末端具有大于所述第一横截面积的第二横截面积；以及第二部分，其具有耦合到所述第一部分的所述第二末端的第三末端和在所述半导体衬底的所述第二表面处的第四末端，其中所述第三末端具有不同于所述第二横截面积的第三横截面积且所述第四末端具有大于所述第三横截面积的第四横截面积。2.根据权利要求1所述的半导体装置，其中所述衬底穿孔中的所述导电材料在所述第一部分与所述第二部分之间是连续的。3.根据权利要求1所述的半导体装置，其中所述第三末端的所述第三横截面积小于所述第二末端的所述第二横截面积。4.根据权利要求1所述的半导体装置，其进一步包括由所述半导体衬底的所述第二表面承载且电耦合到所述衬底穿孔的金属化层。5.根据权利要求1所述的半导体装置，其中所述衬底穿孔的所述第一部分和所述第二部分中的每一个具有截头圆锥体形状。6.根据权利要求1所述的半导体装置，其中所述半导体衬底包含形成于所述第二表面中的包围所述衬底穿孔的所述第二部分的沟槽，且其中所述半导体装置进一步包括填充所述沟槽的电介质材料。7.根据权利要求1所述的半导体装置，其中所述半导体衬底包含形成于所述第一表面中的包围所述衬底穿孔的所述第一部分的沟槽，且其中所述半导体装置进一步包括填充所述沟槽的电介质材料。8.根据权利要求1所述的半导体装置，其中所述衬底穿孔进一步包含在所述第一部分中的所述导电材料与所述半导体衬底之间的绝缘层。9.根据权利要求1所述的半导体装置，其中所述衬底穿孔是各自具有所述第一部分和所述第二部分的多个衬底穿孔中的一个，且其中所述衬底穿孔中的每一个的所述第二部分被形成于所述第二表面中的沟槽中的电介质材料包围。10.一种用于制造半导体衬底的方法，所述方法包括：从所述半导体衬底的第一侧移除材料以形成隔离所述半导体衬底的一或多个柱的沟槽；用电介质材料填充所述沟槽以包围所述一或多个柱；在所述半导体衬底的与所述第一侧相对的第二侧中形成孔口，其中所述孔口与所述一或多个柱中的至少一个柱至少部分地竖直对准，且其中所述孔口的基底表面处于对应于所述至少一个柱的基底的深度；通过所述孔口的所述基底蚀刻所述至少一个柱以形成从所述第一侧延伸到所述第二侧的开口；以及用导电材料填充所述开口以形成导电衬底穿孔。11.根据权利要求10所述的方法，其中：
所述电介质材料是第一电介质材料；且所述方法进一步包括：用第二电介质材料填充所述孔口；以及通过所述第二电介质材料曝露所述至少一个柱，其中蚀刻所述至少一个柱包含通过所述第二电介质材料的湿式刻蚀过程。12.根据权利要求10所述的方...

【专利技术属性】
技术研发人员：K，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：