电路板制造技术

本公开涉及一种电子电路。根据本公开的电路板包括：第一导体层，包括用于向外部装置发送第一信号和从外部装置接收第一信号的第一焊盘；多个第二导体层，堆叠在第一导体层上；以及第三导体层，堆叠在多个第二导体层上，并且包括用于向外部装置发送第二信号和从外部装置接收第二信号的第二焊盘，其中多个第二导体层之中的至少一个目标导体层具有网状结构且电接地，并且除了该至少一个目标导体层之外的其余第二导体层包括各自的孔隙且电开路。其余第二导体层包括各自的孔隙且电开路。其余第二导体层包括各自的孔隙且电开路。

【技术实现步骤摘要】
电路板
[0001]相关申请的交叉引用
[0002]本申请要求于2022年5月26日提交的申请号为10
‑
2022
‑
0065015的韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用并入本文。


[0003]本公开的多种实施例总体上涉及一种电子装置，并且更具体地，涉及一种电路板。

技术介绍

[0004]可以使用基于用于从一个电子装置访问另一个电子装置或网络的各种形式或协议的有线或无线通信。两个电子装置可以通过电路板执行有线通信。然而，当通过电路板交换高速信号时，可能会产生串扰(crosstalk)，并且串扰可以根据电路板的设计架构而减少。

技术实现思路

[0005]本公开的多种实施例涉及一种电路板，该电路板具有被优化以减少串扰并在考虑到信号完整性的情况下实现匹配阻抗的设计。
[0006]根据本公开的实施例，一种电路板可以包括：第一导体层，包括用于向外部装置发送第一信号和从外部装置接收第一信号的第一焊盘；多个第二导体层，堆叠在第一导体层上；以及第三导体层，堆叠在多个第二导体层上，并且包括用于向外部装置发送第二信号和从外部装置接收第二信号的第二焊盘，其中多个第二导体层之中的至少一个目标导体层具有网状结构且电接地，并且除了该至少一个目标导体层之外的其余第二导体层包括各自的孔隙且电开路。
[0007]根据本公开的实施例，一种电路板可以包括顺序堆叠的第一导体层至第三导体层，在第一导体层至第三导体层之间堆叠有介电层。第一导体层和第三导体层分别具有被配置为传送第一信号和第二信号的第一焊盘和第二焊盘。第二导体层包括电接地的网状结构的第二导体层和各自具有孔隙的电开路的第二导体层。网状结构的第二导体层设置在第一焊盘与第二焊盘之间的大致中间的位置。
附图说明
[0008]图1是示出根据本公开的实施例的电子装置与外部装置通过电路板执行通信的示图；
[0009]图2是示出根据本公开的实施例的电路板的结构的示图；
[0010]图3是示出根据本公开的实施例的电路板结构中的主板侧的焊盘的示图；
[0011]图4是示出根据本公开的实施例的电路板结构中的卡侧的焊盘的示图；
[0012]图5是示出根据本公开的实施例的图4的电路板的示图；
[0013]图6是示出根据本公开的实施例的图4的电路板的示图；
[0014]图7是示出应用了根据本公开的实施例的电路板的存储卡系统的框图；并且
[0015]图8是示出应用了根据本公开的实施例的电路板的固态驱动器(SSD)系统的框图。
具体实施方式
[0016]根据本说明书中所公开的构思的实施例的示例的具体结构或功能描述仅为了描述根据构思的实施例的示例而示出，并且根据构思的实施例的示例可以通过多种形式来实施，而描述则不限于本说明书中所描述的实施例示例。
[0017]图1是示出根据本公开的实施例的电子装置50与外部装置300通过电路板执行通信的示图。
[0018]参照图1，电子装置50可以被配置为响应于外部装置300的控制而存储数据。电子装置50的示例可以包括蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板计算机和车载信息娱乐系统。
[0019]电子装置50可以根据与外部装置300的通信接口被制造为各种类型的电子装置中的一种。例如，电子装置50可以被配置为诸如以下的各种类型的存储装置中的任意一种：固态驱动器(SSD)，MMC、eMMC、RS
‑
MMC和微型MMC形式的多媒体卡，SD、迷你SD和微型SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，高速PCI(PCI
‑
E)卡型存储装置，紧凑型闪存(CF)卡，智能媒体卡和记忆棒。
[0020]电子装置50可以被制造为各种封装类型中的任意一种。例如，电子装置50可以被制造为堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和/或晶圆级堆叠封装(WSP)。
[0021]电子装置50可以包括存储器装置和控制存储器装置的操作的存储控制器。
[0022]根据实施例，存储器装置的示例可以包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、第四代低功率双倍数据速率(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT
‑
RAM)。在本公开中，以下将基于存储器装置为NAND闪速存储器进行描述。
[0023]存储器装置可以从存储器控制器接收命令和地址并且访问存储器单元阵列中由地址选择的区域。也就是说，存储器装置对由地址选择的区域执行由命令指示的操作。例如，存储器装置可以执行写入操作(编程操作)、读取操作和擦除操作。在编程操作期间，存储器装置可以将数据编程到响应于地址而选择的区域。在读取操作期间，存储器装置可以从由地址选择的区域中读取数据。在擦除操作期间，存储器装置可以从由地址选择的区域擦除所存储的数据。
[0024]存储器控制器可以响应于来自主机的请求控制存储器装置执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器可以向存储器装置提供写入命令、物理块地址和数据。在读取操作期间，存储器控制器可以向存储器装置提供读取命令和物理块地址。在擦除操作期间，存储器控制器可以向存储器装置提供擦除命令和物理块地址。
[0025]电子装置50可以通过接口装置110与外部装置300通信。
[0026]接口装置110可以使用诸如以下的各种通信标准或接口执行通信：通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)以及低负载DIMM(LRDIMM)通信方法。
[0027]接口装置110可以包括主板111和电路板112。
[0028]主板111可以生成待通过电路板112传送到外部装置300的信号，或者可以处理通过电路板112从外部装置300接收的信号。
[0029]电路板112可以物理连接到外部装置300。电路板112可以包括电传送在电子装置50和外部装置300本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路板，包括：第一导体层，包括用于向外部装置发送第一信号和从所述外部装置接收所述第一信号的第一焊盘；多个第二导体层，堆叠在所述第一导体层上；以及第三导体层，堆叠在所述多个第二导体层上，并且包括用于向所述外部装置发送第二信号和从所述外部装置接收所述第二信号的第二焊盘，其中，所述多个第二导体层之中的至少一个目标导体层具有网状结构且电接地，并且除了所述至少一个目标导体层之外的其余第二导体层包括各自的孔隙且电开路。2.根据权利要求1所述的电路板，其中，所述至少一个目标导体层设置在降低所述第一焊盘和所述第二焊盘之间的串扰值的位置处。3.根据权利要求1所述的电路板，其中，所述至少一个目标导体层的数量被设置为降低所述第一焊盘和所述第二焊盘之间的串扰值的值。4.根据权利要求1所述的电路板，其中，所述至少一个目标导体层设置在使所述第一焊盘和所述第二焊盘之间的阻抗匹配的位置处。5.根据权利要求1所述的电路板，其中，所述至少一个目标导体层的数量被设置为使所述第一焊盘和所述第二焊盘之间的阻抗匹配的值。6.根据权利要求1所述的电路板，其中，所述至少一个目标导体层位于所述第一焊盘与所述第二焊盘的中间位置处。7.根据权利要求1所述的电路板，其中，所述至少一个目标导体层的数量...

【专利技术属性】
技术研发人员：高在训，杰弗里，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：