一种适用于制造技术

本发明专利技术公开了本发明专利技术提出了一种适用于

【技术实现步骤摘要】
一种适用于NMOS开关的衬底偏置电路


[0001]本专利技术涉及
MOS
模拟开关，特别涉及一种适用于
NMOS
开关的衬底偏置电路
。

技术介绍

[0002]高性能的
MOS
模拟开关广泛引用于零漂移放大器
、
模数转换和电源管理等单片模拟电路
。
在某些精密检测领域，
MOS
开关自身的噪声电压占据了较高的比重，因此，需要采用有效的方法来降低
MOS
开关的噪声
。
传统降低片上模拟
MOS
开关噪声的方法是提高
MOS
管的
W/L
以减小其导通电阻进而降低导通电阻带来的白噪声，但
MOS
管较高的
W/L
会带来较大的开关毛刺；提高
MOS
管栅源电压可以提高
MOS
管的跨导进而降低噪声电压，但较高的栅源电压不仅带来较大的开关毛刺，降低系统的检测精度，而且通常需要额外的自举电路或电荷泵电路来提高栅压
。

技术实现思路

[0003]本专利技术目的是：提供一种适用于
NMOS
开关的衬底偏置电路，保证输出电压始终跟随输入电压，降低噪声电压，消除高频毛刺和干扰，保证
NMOS
开关的衬底电压的精度，减小输入信号的负载效应
。
[0004]本专利技术的技术方案是：一种适用于
NMOS
开关的衬底偏置电路，包括：
NMOS
管
M1、M2
组成的
NMOS
输入差分对，及其尾电流源
NMOS
管
M5
；
PMOS
管
M3、M4
组成的
PMOS
输入差分对，及其尾电流源
PMOS
管
M6
；作为电流源的
NMOS
管
M13、M14
，以及
PMOS
管
M8、M10
；
PMOS
管
M8、M10
共栅极连接，源极接电压
VDD
，漏极分别接
NMOS
管
M1、M2
的漏极；
NMOS
管
M13、M14
共栅极连接，源极接地，漏极分别接
PMOS
管
M3、M4
的漏极；输入电压
VIN
，分别连接
NMOS
管
M1
和
PMOS
管
M3
的栅极；当
VIN
输入高电压较高时，
M1
和
M2
导通；当
VIN
输入电压较低时，
M3
和
M4
导通；当
VIN
的电压处于中间值时，
M1、M2、M3
和
M4
同时导通；输出结点
OUT
，分别接
NMOS
管
M2 和
PMOS
管
M4
的栅极，向
NMOS
开关提供衬底电压
。
[0005]优选的，还包括共栅管
M7、M9
和
M11、M12
，以及电阻
R0
，其中
M7、R0
和
M11
依次串接在
PMOS
管
M8、NMOS
管
M13
的漏极之间，电阻
R0
的两端分别接
M8、M7
的栅极；
M9
和
M12
依次串接在
PMOS
管
M10、NMOS
管
M14
的漏极之间，
M9
和
M12
的中间结点连接输出结点
OUT
，增加输出结点
OUT
的阻抗
。
[0006]优选的，还包括电阻
R1、R2、R3
和
R4
，分别与
PMOS
管
M8、M10
和
NMOS
管
M13、M14
的源极串联，提高环路增益
。
[0007]优选的，还包括
NMOS
管
M15
，
NMOS
管
M15
的栅极接输出结点
OUT
，源极和漏极短接至地，作为频率补偿电容
。
[0008]优选的，所述尾电流源
NMOS
管
M5
的偏置电压为
VB1
；尾电流源
PMOS
管
M6
的偏置电压
为
VB3。
[0009]优选的，所述
NMOS
管
M13、M14
作为电流源，其偏置电压为
VB1。
[0010]本专利技术的优点是：本专利技术提出了一种适用于
NMOS
开关的衬底偏置电路，电路采用电压负反馈结构，保证输出电压始终跟随输入电压，在整个输入电压范围内消除了
NMOS
开关的体效应，提高了
NMOS
开关的过驱动电压，降低了噪声电压；同时，衬底偏置电路的输出极点为主极点，通过在输出极点设置滤波补偿电容，消除了混入输入信号中的高频毛刺和干扰，保证
NMOS
开关的衬底电压的精度
。
附图说明
[0011]下面结合附图及实施例对本专利技术作进一步描述：图1为本专利技术的衬底偏置电路的原理图；图2为本专利技术衬底偏置电路的环路稳定性仿真图
。
实施方式
[0012]如图1所示，本专利技术的适用于
NMOS
开关的衬底偏置电路，具体包括如下结构
。
[0013]NMOS
管
M1、M2
组成的
NMOS
输入差分对，及其尾电流源
NMOS
管
M5
，
VB1
为
M5
的偏置电压，当
VIN
输入电压较高时，
M1
和
M2
导通
。PMOS
管
M3、M4
组成的
PMOS
输入差分对，及其尾电流源
PMOS
管
M6
，
VB3
为
M6
的偏置电压
。
输入电压
VIN
分别连接
NM本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种适用于
NMOS
开关的衬底偏置电路，其特征在于，包括：
NMOS
管
M1、M2
组成的
NMOS
输入差分对，及其尾电流源
NMOS
管
M5
；
PMOS
管
M3、M4
组成的
PMOS
输入差分对，及其尾电流源
PMOS
管
M6
；作为电流源的
NMOS
管
M13、M14
，以及
PMOS
管
M8、M10
；
PMOS
管
M8、M10
共栅极连接，源极接电压
VDD
，漏极分别接
NMOS
管
M1、M2
的漏极；
NMOS
管
M13、M14
共栅极连接，源极接地，漏极分别接
PMOS
管
M3、M4
的漏极；输入电压
VIN
，分别连接
NMOS
管
M1
和
PMOS
管
M3
的栅极；当
VIN
输入高电压较高时，
M1
和
M2
导通；当
VIN
输入电压较低时，
M3
和
M4
导通；当
VIN
的电压处于中间值时，
M1、M2、M3
和
M4
同时导通；输出结点
OUT
，分别接
NMOS
管
M2 和
PMOS
管
M4
的栅极
。2.
根据权利要求1所述的适用于
NMOS
开关的衬底偏置电路，其特征在于，还包括共栅管
M7、M9
和
M11、M12
，...

【专利技术属性】
技术研发人员：白涛，徐叔喜，
申请(专利权)人：中国兵器工业集团第二一四研究所苏州研发中心，
类型：发明
国别省市：