一种基于晶体管的低压多路电源开关电路制造技术

本实用新型专利技术涉及电源电路领域，且公开了一种基于晶体管的低压多路电源开关电路，包括第一级晶体管电路、第二级晶体管电路、控制芯片以及电源开关控制后级电路，其中：所述第一级晶体管电路输入端接控制芯片的IO口，所述第一级晶体管电路的输出端接所述第二级晶体管电路,所述第二级晶体管电路输出端接所述电源开关控制后级电路。通过第一级电路的NPN管导通时公共节点电压接近0V，稳态时MOS管的栅极是高阻状态，可认为每一路MOS管的电源电压的负值即为栅源电压，在进行电路设计时设计者仅需要直接对比栅源电压和开启电压两个数值即可判断电路能否正常工作，无需进行繁琐的计算，可以大大提高工作效率。可以大大提高工作效率。可以大大提高工作效率。

【技术实现步骤摘要】
一种基于晶体管的低压多路电源开关电路


[0001]本技术涉及电源电路领域，具体为一种基于晶体管的低压多路电源开关电路。

技术介绍

[0002]目前，一个主板电源系统中会有多路低压电源进行供电，并且在电路工作期间会有关闭一路或多路电源供电的以降低功耗的应用情形，这种应用场景需要用到功率开关电路。
[0003]传统功率开关电路在进行设计时需要根据不同厂家，不同型号的MOS管的参数进行一系列计算才能找到一对比较合理R1和R2的值，并且在后续每一次更换供应商都要对所有参数重新进行计算，这无疑会大大增加工作量。
[0004]鉴于此，我们提出一种基于晶体管的低压多路电源开关电路，实现在单电源供电的情况下，只使用一个控制IO口同时控制多路电源供电的低成本控制电路。

技术实现思路

[0005]本技术的目的在于提供一种基于晶体管的低压多路电源开关电路，以解决上述
技术介绍
中所提出的问题。
[0006]为实现上述目的，本技术提供如下技术方案：
[0007]一种基于晶体管的低压多路电源开关电路，包括第一级晶体管电路、第二级晶体管电路、控制芯片以及电源开关控制后级电路，其中：所述第一级晶体管电路输入端接控制芯片的IO口，所述第一级晶体管电路的输出端接所述第二级晶体管电路，所述第二级晶体管电路输出端接所述电源开关控制后级电路。
[0008]优选的，所述第一级晶体管电路包括NPN型小信号双极型晶体管、第一电阻以及第二电阻，其中：所述NPN型小信号双极型晶体管串联在所述第一级晶体管电路，所述第一电阻串联在所述第一级晶体管电路，所述第二电阻并联在所述第一级晶体管电路。
[0009]优选的，所述第二级晶体管电路包括主控制开关电路、多个副控制开关电路，其中：所述主控制开关电路与所述副控制开关电路通过串联连接。
[0010]优选的，所述主控制开关电路包括上拉电阻、第一栅极输入电阻、PMOS1，其中：所述上拉电阻串联在所述主控制开关电路上，所述第一栅极输入电阻并联在所述主控制开关电路上，所述PMOS1串联在所述主控制开关电路上。
[0011]优选的，所述副控制开关电路包括第二栅极输入电阻以及PMOS2，其中：所述第二栅极输入电阻串联在所述副控制开关电路上，所述PMOS2并联在所述副控制开关电路上。
[0012]优选的，所述主控制开关电路与副控制开关电路在PMOS和第一级电路之间分别串联有第一栅极输入电阻和第二栅极输入电阻。
[0013]优选的，所述主控制开关电路串联在电压最高的电源线上，电源输入端和所有PMOSFET功率开关电路的公共节点串联有一个上拉电阻。
[0014]借由上述技术方案，本技术提供了一种基于晶体管的低压多路电源开关电路。至少具备以下有益效果：
[0015]本技术通过第一级电路的NPN管导通时公共节点电压接近0V，稳态时MOS管的栅极是高阻状态，可认为每一路MOS管的电源电压的负值即为栅源电压，在进行电路设计时设计者仅需要直接对比栅源电压和开启电压两个数值即可判断电路能否正常工作，无需进行繁琐的计算，可以大大提高工作效率。
附图说明
[0016]此处所说明的附图用来提供对本技术的进一步理解，构成本申请的一部分:
[0017]图1为本技术的一种基于晶体管的低压多路电源开关电路的结构示意图。
具体实施方式
[0018]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0019]参阅图1，所述第一级晶体管电路输入端接控制芯片的IO口，所述第一级晶体管电路的输出端接所述第二级晶体管电路，所述第二级晶体管电路输出端接所述电源开关控制后级电路。
[0020]其中，第一级晶体管电路为低侧NPN开关电路，第二级晶体管电路为相互并列的数量可拓展的PMOS开关电路，其功能是作为电源开关控制后级电路的供电。
[0021]进一步的，所述第一级晶体管电路包括NPN型小信号双极型晶体管NPN、第一电阻R3以及第二电阻R5，所述NPN型小信号双极型晶体管NPN串联在所述第一级晶体管电路，所述第一电阻R3串联在所述第一级晶体管电路，所述第二电阻R5并联在所述第一级晶体管电路。
[0022]其中，通过接收控制器的控制信号，产生一个反极性输出，即控制器输出高电平时，该电路输出低电平；控制器输出低电平时，该电路输出高电平；其输出作为第二级晶体管电路的控制信号。
[0023]进一步的，所述第二级晶体管电路包括主控制开关电路、多个副控制开关电路，所述主控制开关电路与所述副控制开关电路通过串联连接。
[0024]进一步的，所述主控制开关电路包括上拉电阻R1、第一栅极输入电阻R2、PMOS1，所述上拉电阻R1串联在所述主控制开关电路上，所述第一栅极输入电阻R2并联在所述主控制开关电路上，所述PMOS1串联在所述主控制开关电路上。
[0025]进一步的，所述副控制开关电路包括第二栅极输入电阻R4以及PMOS2，所述第二栅极输入电阻R4串联在所述副控制开关电路上，所述PMOS2并联在所述副控制开关电路上。
[0026]进一步的，所述主控制开关电路与副控制开关电路在PMOSFET和第一级晶体管电路之间分别串联有第一栅极输入电阻R2和第二栅极电阻R4。
[0027]其中，通过在电路之间设置第一栅极输入电阻R2和第二栅极输入电阻R4，用于限制在PMOSFET开关时栅极的充放电电流，防止PMOSFET损坏。
[0028]进一步的，所述主控制开关电路串联在电压最高的电源线上，电源输入端和所有PMOSFET功率开关电路的公共节点COMMON串联有一个上拉电阻R1。
[0029]其中，当第一级晶体管电路输出高电平时，由于上拉电阻R1的存在，PMOSFET的栅极电压被拉高到主开关输入电源电压，MOSFET截止，切断后级电路的供电。
[0030]本技术的一种基于晶体管的低压多路电源开关电路在使用时，当第一级晶体管电路接收控制器的控制信号时，产生一个反极性输出，即控制器输出高电平时，该第一级晶体管电路输出低电平；控制器输出低电平时，该第一级晶体管电路输出高电平，其输出作为第二级晶体管电路的控制信号：当第一级晶体管电路输出低电平时，PMOSFET的栅极电压被拉低，MOSFET导通给后级电路供电；当第一级晶体管电路输出高电平时，由于上拉电阻R1的存在，PMOSFET的栅极电压被拉高到主开关输入电源电压(图中为5V)，MOSFET截止，切断后级电路的供电。
[0031]需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于晶体管的低压多路电源开关电路，包括第一级晶体管电路、第二级晶体管电路、控制芯片以及电源开关控制后级电路，其中：所述第一级晶体管电路输入端接控制芯片的IO口，所述第一级晶体管电路的输出端接所述第二级晶体管电路,所述第二级晶体管电路输出端接所述电源开关控制后级电路。2.根据权利要求1所述的一种基于晶体管的低压多路电源开关电路，其特征在于，所述第一级晶体管电路包括NPN型小信号双极型晶体管、第一电阻以及第二电阻，其中：所述NPN型小信号双极型晶体管串联在所述第一级晶体管电路，所述第一电阻串联在所述第一级晶体管电路，所述第二电阻并联在所述第一级晶体管电路。3.根据权利要求1所述的一种基于晶体管的低压多路电源开关电路，其特征在于，所述第二级晶体管电路包括主控制开关电路、多个副控制开关电路，其中：所述主控制开关电路与所述副控制开关电路通过串联连接。4.根据权利要求3所述的一种基于晶体管的低压多路电源开关电路，...

【专利技术属性】
技术研发人员：李忠耿，
申请(专利权)人：深圳市潮越电子有限公司，
类型：新型
国别省市：