半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供基底，基底包括待刻蚀层，待刻蚀层上形成有第一介质层；形成贯穿第一介质层的第一沟槽，第一沟槽沿第二方向延伸；在第一沟槽中形成隔断层，隔断层的材料与第一介质层的材料具有刻蚀选择比；在第一介质层中形成沿第一方向延伸的第二沟槽，在第一方向上，第二沟槽位于隔断层两侧，且第二沟槽暴露隔断层的侧壁，第一方向垂直于第二方向；以隔断层为掩膜，去除第二沟槽底部的待刻蚀层，在待刻蚀层中形成第三沟槽，在第一方向上，相邻第三沟槽通过隔断层下方的待刻蚀层相隔离；去除隔断层，并在第三沟槽中形成目标结构

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法
。

技术介绍

[0002]随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小
。
为了适应工艺节点的减小
、
以及半导体器件高度集成化的发展，金属氧化物半导体
(MOS)
器件的关键尺寸也不断缩小，互连结构的间距也随之缩小至更小的尺寸，相应地，半导体器件的制作工艺也在不断的改进中，以满足人们对器件性能的要求
。
[0003]目前形成
MOS
器件互连结构的工艺中，通常采用切断
(Cut)
技术对条状互连结构进行切断，切断后的互连结构与不同的晶体管相对应，可以提高晶体管的集成度
。
此外，多个互连结构沿着延伸方向排列成一列时，通过采用切断技术，能够高精度地缩小互连结构切断后，断开的互连结构间的对接方向的间距
(Cut CD)。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构的形成方法，保障半导体结构的性能
。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括待刻蚀层，所述待刻蚀层上形成有第一介质层；形成贯穿所述第一介质层的第一沟槽，所述第一沟槽沿第二方向延伸；在所述第一沟槽中形成隔断层，所述隔断层的材料与所述第一介质层的材料具有刻蚀选择比；在所述第一介质层中形成沿所述第一方向延伸的第二沟槽，在所述第一方向上，所述第二沟槽位于所述隔断层两侧，且所述第二沟槽暴露所述隔断层的侧壁，所述第一方向垂直于所述第二方向；以所述隔断层为掩膜，去除所述第二沟槽底部的待刻蚀层，在所述待刻蚀层中形成第三沟槽，在所述第一方向上，相邻所述第三沟槽通过所述隔断层下方的待刻蚀层相隔离；去除所述隔断层，并在所述第三沟槽中形成目标结构
。
[0006]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0007]本专利技术实施例提供的形成方法中，形成贯穿所述第一介质层的第一沟槽，在所述第一沟槽中形成隔断层，所述隔断层的材料与所述第一介质层的材料具有刻蚀选择比，在所述第一介质层中形成沿所述第二方向延伸的第二沟槽，在所述第二方向上，所述第二沟槽位于所述隔断层两侧，且所述第二沟槽暴露所述隔断层的侧壁，以所述隔断层为掩膜，去除所述第二沟槽底部的待刻蚀层，在所述待刻蚀层中形成第三沟槽，在所述第二方向上，相邻所述第三沟槽通过所述隔断层下方的待刻蚀层相隔离；本专利技术实施例通过先形成第一沟槽，再在第一沟槽中形成隔断层，则多个隔断层的形成步骤之间互不干扰，能够在保障第一沟槽沿第一方向尺寸较小的情况下一次获得多个隔断层，不仅简化了工艺步骤
、
提高了工艺效率，而且还有利于在分多次形成第一沟槽的情况下，提高所述形成方法的工艺可行性，此外，隔断层的材料与第一介质层的材料具有刻蚀选择比，则在第一介质层中形成沿第二
方向延伸的第二沟槽的步骤中，有利于减小对隔断层的损伤，从而有利于实现隔断层对第二沟槽较好的隔断效果，相应以所述隔断层为掩膜，去除所述第二沟槽底部的待刻蚀层，在所述待刻蚀层中形成第三沟槽的步骤中，第三沟槽之间也具有较好的隔断效果，从而在第三沟槽中形成的目标结构之间的隔断效果较好，进而有利于保障半导体结构的性能
。
附图说明
[0008]图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0009]图4至图
18
是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图
。
具体实施方式
[0010]目前半导体结构的性能需要保障
。
现结合一种半导体结构的形成方法分析其性能需要保障的原因
。
[0011]图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图
。
[0012]参考图1，提供基底
11。
[0013]参考图1至图3，在所述基底上形成多个隔断层
21。
[0014]其中，形成一个所述隔断层
21
的步骤包括：参考图1，在所述基底
11
上形成隔断材料层
20
；参考图2，图形化所述隔断材料层
20
，形成隔断层
21。
[0015]参考图3，重复进行形成隔断材料层
20
的步骤以及图形化所述隔断材料层
20
，从而形成多个隔断层
21。
[0016]形成多个隔断层
21
，需要进行形成隔断材料层
20、
以及图形化隔断材料层
20
的多次循环，工艺步骤较为繁琐，工艺效率较低，而且，在后形成的隔断层
21
的形成步骤中，对隔断材料层
20
的刻蚀过程容易损伤甚至去除先形成的隔断层
21
，影响后续隔断层
20
向基底
10
图形传递的效果，从而影响后续基底
11
中形成的需要被隔断的结构的隔断效果，进而难以保障半导体结构的性能
。
[0017]为了解决所述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括待刻蚀层，所述待刻蚀层上形成有第一介质层；形成贯穿所述第一介质层的第一沟槽，所述第一沟槽沿第二方向延伸；在所述第一沟槽中形成隔断层，所述隔断层的材料与所述第一介质层的材料具有刻蚀选择比；在所述第一介质层中形成沿所述第一方向延伸的第二沟槽，在所述第一方向上，所述第二沟槽位于所述隔断层两侧，且所述第二沟槽暴露所述隔断层的侧壁，所述第一方向垂直于所述第二方向；以所述隔断层为掩膜，去除所述第二沟槽底部的待刻蚀层，在所述待刻蚀层中形成第三沟槽，在所述第一方向上，相邻所述第三沟槽通过所述隔断层下方的待刻蚀层相隔离；去除所述隔断层，并在所述第三沟槽中形成目标结构
。
[0018]本专利技术实施例通过先形成第一沟槽，再在第一沟槽中形成隔断层，则多个隔断层的形成步骤之间互不干扰，能够在保障第一沟槽沿第一方向尺寸较小的情况下一次获得多个隔断层，不仅简化了工艺步骤
、
提高了工艺效率，而且还有利于在分多次形成第一沟槽的情况下，提高所述形成方法的工艺可行性，此外，隔断层的材料与第一介质层的材料具有刻蚀选择比，则在第一介质层中形成沿第二方向延伸的第二沟槽的步骤中，有利于减小对隔
断层的损伤，从而有利于实现隔断层对第二沟槽较好的隔断效果，相应以所述隔断层为掩膜，去除所述第二沟槽底部的待刻蚀层，在所述待刻蚀层中形成第三沟槽的步骤中，第三沟槽之间也具有较好的隔断效果，从而在第三沟槽中形成的目标结构之间的隔断效果较好，进而有利于保障半导体结构的性能
。
[0019]为使本专利技术的上述目的
、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括待刻蚀层，所述待刻蚀层上形成有第一介质层；形成贯穿所述第一介质层的第一沟槽，所述第一沟槽沿第二方向延伸；在所述第一沟槽中形成隔断层，所述隔断层的材料与所述第一介质层的材料具有刻蚀选择比；在所述第一介质层中形成沿所述第一方向延伸的第二沟槽，在所述第一方向上，所述第二沟槽位于所述隔断层两侧，且所述第二沟槽暴露所述隔断层的侧壁，所述第一方向垂直于所述第二方向；以所述隔断层为掩膜，去除所述第二沟槽底部的待刻蚀层，在所述待刻蚀层中形成第三沟槽，在所述第一方向上，相邻所述第三沟槽通过所述隔断层下方的待刻蚀层相隔离；去除所述隔断层，并在所述第三沟槽中形成目标结构
。2.
如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔断层的材料为金属
、
金属化合物或其组合
。3.
如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔断层的材料包括钨
、
氮化钛
、
氮化钽
、
钽或碳化钨
。4.
如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述待刻蚀层和第一介质层之间还形成有硬掩膜层，所述硬掩膜层的材料为金属
、
金属化合物或其组合；在所述第一沟槽中形成隔断层的步骤中，所述隔断层的材料满足：刻蚀所述硬掩膜层的工艺对所述硬掩膜层和隔断层具有刻蚀选择比
。5.
如权利要求4所述的半导体结构的形成方法，其特征在于，以所述隔断层为掩膜，去除所述第二沟槽底部的待刻蚀层，包括：以所述隔断层为掩膜，去除所述第二沟槽底部的硬掩膜层，在所述硬掩膜层中形成第四沟槽，在所述第一方向上，相邻所述第四沟槽通过所述隔断层下方的硬掩膜层相隔离；去除所述第四沟槽底部的所述待刻蚀层，形成所述第三沟槽；形成所述第三沟槽后，形成所述目标结构之前，还包括：去除所述硬掩膜层
。6.
如权利要求4所述的半导体结构的形成方法，其特征在于，刻蚀所述硬掩膜层的工艺对所述硬掩膜层和隔断层的刻蚀选择比大于或等于
3:1。7.
如权利要求4所述的半导体结构的形成方法，其特征在于，所述硬掩膜层的材料包括钨
、
氮化钛
、
氮化钽
、
钽或碳化钨
。8.
如权利要求4所述的半导体结构的形成方法，其特征在于，在同一步骤中，去除所述隔断层
、
以及去除所述硬掩膜层
。9.
如权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述隔断层
。10.
如权利要求9所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀溶液包括
APM
溶液
、SPM
溶液
、DIW
溶液
、DPM
溶液
、
单宁酸溶液
、
十六
(
烷
...

【专利技术属性】
技术研发人员：金吉松，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：