基于制造技术

本发明专利技术提供一种制造基于

【技术实现步骤摘要】
基于p型掺杂第12
‑
16族半导体的光电装置及其生产方法


[0001]本专利技术涉及一种生产基于
p
型掺杂第
12
‑
16
族半导体的光电装置的方法和一种基于
p
型掺杂第
12
‑
16
族半导体的光电装置
。

技术介绍

[0002]第
12
‑
16
族半导体的
P
型掺杂是与如低空穴载流子浓度或缺乏长期稳定性的等缺点相关的关键过程
。
因此，需要开发用于基于
p
掺杂第
12
‑
16
族半导体的光电装置的替代性方法
。
[0003]US 2009/0133 745 A1
公开了一种光伏电池及其生产工艺，其中光伏有源半导体材料为掺杂有
As
或
P
元素的
p
型掺杂
ZnTe
，且碲离子的特定部分被卤素离子代替
。p
型掺杂
ZnTe
吸收层可通过溅镀经掺杂的目标
ZnTe
或通过无电沉积包括
Zn、Te
和
Mn
以及掺杂元素的离子的水溶液而产生
。
[0004]EP 2 337 088 A2
公开了一种对碲化镉
(CdTe)
进行
p
掺杂的方法，其中
CdTe
具有界面区且在包括如
Bi、P、As、Sb、Au、Ag
或
Cu
等
p
型掺杂剂的第一材料和包括如氯化镉
、
氢氯酸或氯气等卤素的第二材料存在的情况下，对界面区的至少一部分进行热处理
。
[0005]JP 2002 305 326 A
公开了一种对
ZnTe
基化合物半导体进行掺杂的方法，所述方法使用如
Al、Ga
和
In
等第一
n
型掺杂材料及如
N、P
和
As
等第二
p
型掺杂材料，其中第二掺杂材料的原子数小于第一掺杂材料的原子数
。

技术实现思路

[0006]本专利技术的目标是提供一种制造基于
p
型掺杂第
12
‑
16
族半导体的光电装置的方法
。
[0007]通过独立权利要求的方案来实现目标
。
优选实施方案在附属权利要求中给出
。
[0008]根据本专利技术的制造基于
p
型掺杂第
12
‑
16
族半导体的光电装置的方法至少包括以下步骤：
[0009]a)
提供衬底，
[0010]b)
形成第
12
‑
16
族半导体层，
[0011]c)
形成至少一个掺杂源层，
[0012]d)
进行光辅助处理，
[0013]其中所述的至少一个掺杂源层在步骤
b)
之前
、
之后和
/
或与步骤
b)
同时形成，且所述的至少一个掺杂源层包括选自第
11
族和第
15
族元素的至少一个掺杂元素
。
[0014]根据本专利技术，衬底意味着在步骤
b)
中形成的半导体层的任何基底
。
也就是说，衬底可包括透明基底衬底，例如玻璃
、
透明前电极和其它层，如缓冲层
、
窗口层或任何其它层
。
在其它实施方案中，衬底可包括透明或不透明背电极和其它层，如缓冲层或其它任何层
。
也就是说，衬底可以是玻璃
、
聚合物
、
金属或陶瓷材料或任何其它材料
。
[0015]第
12
‑
16
族半导体层是指包括至少一个
12
族元素和至少一个
16
族元素的半导体，所述
12
族元素诸如
Zn
或
Cd
，所述
16
族元素诸如
Se
或
Te。
第
12
‑
16
族半导体的非限制性实例为
ZnTe、CdTe、CdSe、CdSeTe。
在实施方案中，可使用现有技术已知的任何技术，在所提供的衬底上形成
12
‑
16
族半导体层，其中所述衬底的顶部具有前述层，所述技术包括但不限于物理气相沉积，例如溅镀
、
蒸发或升华
、
电沉积或任何其它技术
。
在实施方案中，半导体层可逐层形成为层堆叠，例如沉积一层或多层
CdSe
和
CdTe
层，然后按需要在不同层中相互扩散，或使以上步骤在同一过程中完成
。
此外，还可以进行改变半导体层表面部分的成分的过程，例如通过
NP
蚀刻
(
氮化磷蚀刻
)
在
CdTe
基的半导体层上形成富
Te
表面
。
在其它实施方案中，所形成的半导体层具有1μ
m
到5μ
m
的厚度，优选地具有2μ
m
到3μ
m
的厚度
。
[0016]在实施方案中，所述方法还包括步骤
e)
：进行活化处理
。
此类活化处理在例如
CdTe
基半导体中能够诱发再结晶，减少晶格缺陷并改进
p
‑
n
结或其形成
。
在实施方案中，在步骤
b)
中形成半导体层之后进行活化处理
。
在其它实施方案中，步骤
e)
在步骤
d)
中的光辅助处理之前
、
之后或期间进行
。
此外，此步骤可改善不同化合物和
/
或元素的互混，从而形成经过混合或掺杂的化合物
。
活化处理可包括热处理和
/
或用化学活化剂处理
。
活化处理在现有技术中是已知的，然而，根据本专利技术的活化处理的参数可不同于现有技术的参数
。
此类参数可例如温度
、
时间或持续时间
、
化学活化剂的种类或用量，或周围大气的成分和压力
。
在活化处理期间，堆本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种制造基于
p
型掺杂第
12
‑
16
族半导体的光电装置的方法，其至少包括以下步骤：
a)
提供衬底，
b)
形成第
12
‑
16
族半导体层，
c)
形成至少一个掺杂源层，
d)
进行光辅助处理，其中所述至少一个掺杂源层在步骤
b)
之前
、
之后和
/
或期间形成，且所述至少一个掺杂源层包括至少一种选自第
11
族和第
15
族的掺杂元素
。2.
根据权利要求1所述的方法，其特征在于，所述光辅助处理的持续时间为
10
秒到
30
分钟，且其波长在
300nm
到
1100nm
范围内，和
/
或光强度在
50W/m2到
5000W/m2范围内
。3.
根据权利要求1或2所述的方法，其特征在于，所述光辅助处理在步骤
b)
之后
、
期间进行，在活化处理之前
、
期间进行
。4.
根据权利要求1到3中任一项所述的方法，其特征在于，所述的至少一个掺杂源层形成为化合物掺杂源层
。5.
根据权利要求1到4中任一项所述的方法，其特征在于，在步骤
b)
中形成
CdSeTe
层，且所述的至少一个掺杂源层包括至少一种选自第...

【专利技术属性】
技术研发人员：彭寿，马立云，殷新建，傅干华，丹尼尔，
申请(专利权)人：CTF，
类型：发明
国别省市：