在化合物半导体器件上形成欧姆接触的方法技术

本发明专利技术公开一种在化合物半导体器件上形成欧姆接触的方法，包括：提供衬底；在衬底上形成沟道层；在沟道层上形成阻障层；在阻障层上形成钝化层；蚀穿钝化层与阻障层，形成接触区，其中沟道层部分暴露于接触区的底部；在接触区顺形地沉积牺牲金属层；对牺牲金属层进行退火工艺，从而在牺牲金属层正下方的沟道层中形成重掺杂区；去除牺牲金属层以暴露重掺杂区；以及在重掺杂区上形成金属硅化物层

【技术实现步骤摘要】
在化合物半导体器件上形成欧姆接触的方法


[0001]本专利技术涉及半导体
，具体涉及一种在化合物半导体器件上形成欧姆接触的方法
。

技术介绍

[0002]氮化镓高电子迁移率晶体管常被应用于高频的高功率放大器元件，其具有高击穿电压
、
高饱和电子移动速度及高温操作的特性
。
[0003]典型的
HEMT
中，在半导体异质结处产生二维电子气
(2DEG)。2DEG
代表了非常薄的导电层，该导电层具有高度可移动且高度集中的电荷载流子，该电荷载流子可在该导电层的两个维度上自由移动，但被垂直于该导电层的第三维度上的移动所限制
。
[0004]低电阻
、
稳定的欧姆接触对于化合物半导体集成电路的性能和可靠性至关重要
。

技术实现思路

[0005]本专利技术的主要目的在于提供一种化合物半导体器件的制作方法，以形成低电阻
、
稳定的欧姆接触
。
[0006]本专利技术一方面提供一种在化合物半导体器件上形成欧姆接触的方法，包括：提供衬底；在所述衬底上形成沟道层；在所述沟道层上形成阻障层；在所述阻障层上形成钝化层；蚀穿所述钝化层与所述阻障层，形成接触区，其中所述沟道层部分暴露于所述接触区的底部；在所述接触区顺形地沉积牺牲金属层；对所述牺牲金属层进行退火工艺，从而在所述牺牲金属层正下方的所述沟道层中形成重掺杂区；去除所述牺牲金属层以暴露所述重掺杂区；以及在所述重掺杂区上形成金属硅化物层
。
[0007]根据本专利技术实施例，所述牺牲金属层包括
Ti
层和
TiN
层
。
[0008]根据本专利技术实施例，所述
Ti
层的厚度为
500
～
1000
埃，所述
TiN
层的厚度小于或等于
500
埃
。
[0009]根据本专利技术实施例，所述重掺杂区是
N
++
区
。
[0010]根据本专利技术实施例，通过执行干法蚀刻工艺去除所述牺牲金属层
。
[0011]根据本专利技术实施例，在所述钝化层的侧壁和所述阻挡层的侧壁上留下包括所述牺牲金属层的剩余部分的间隔物
。
[0012]根据本专利技术实施例，所述干法蚀刻工艺包括通过使用
BCl3对所述沟道层进行过蚀刻
。
[0013]根据本专利技术实施例，所述重掺杂区是
N
+
区
。
[0014]根据本专利技术实施例，通过执行湿法蚀刻工艺去除所述牺牲金属层
。
[0015]根据本专利技术实施例，所述湿法蚀刻工艺包括硫酸过氧化物混合物
(SPM)
清洗
。
[0016]根据本专利技术实施例，所述沟道层包括
GaN。
[0017]根据本专利技术实施例，所述沟道层是未掺杂的
GaN
层
。
[0018]根据本专利技术实施例，所述阻障层包括
AlGaN。
[0019]根据本专利技术实施例，所述方法还包括：在所述沟道层和所述阻障层的界面形成二维电子气
。
[0020]根据本专利技术实施例，所述方法还包括：在所述衬底上形成缓冲层；以及在所述缓冲层上形成所述沟道层，其中所述缓冲层的带隙大于所述沟道层的带隙
。
[0021]根据本专利技术实施例，所述缓冲层包括
AlN、AlGaN
或
GaN。
[0022]根据本专利技术实施例，所述钝化层包括氮化硅
、
氧化硅
、
氧化铝
、
氧化铪或氮化铝
。
[0023]根据本专利技术实施例，所述衬底包括
SiC、
蓝宝石
、Si、Al2O3、AlN
或
GaN。
[0024]根据本专利技术实施例，所述沟道层和所述阻障层在所述衬底上外延生长
。
附图说明
[0025]图1至图7为本专利技术实施例所绘示的在化合物半导体器件上形成欧姆接触的方法示意图；
[0026]图8至图
14
为本专利技术另一实施例所绘示的在化合物半导体器件上形成欧姆接触的方法示意图
。
[0027]主要元件符号说明
[0028]10 化合物半导体器件
[0029]100 衬底
[0030]102 缓冲层
[0031]104 沟道层
[0032]104a N
+
重掺杂区
[0033]104b N
++
重掺杂区
[0034]106 阻障层
[0035]108 钝化层
[0036]110 二维电子气
[0037]200 牺牲金属层
[0038]200s 间隔物
[0039]210 Ti
层
[0040]210a TiN
层
[0041]212 TiN
层
[0042]310 硅层
[0043]320 金属层
[0044]330 金属硅化物层
[0045]400 凹槽
[0046]CA 接触区
[0047]IA 岛状区域
具体实施方式
[0048]在下文中，将参照附图说明细节，该些附图中的内容也构成说明书细节描述的一部分，并且以可实行该实施例的特例描述方式来绘示
。
下文实施例已描述足够的细节使本
领域技术人员得以具以实施
。
[0049]当然，也可采行其他的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性
、
逻辑性
、
及电性上的改变
。
因此，下文的细节描述不应被视为是限制，反之，其中所包含的实施例将由随附的权利要求来加以界定
。
[0050]请参阅图1至图7，其为依据本专利技术实施例所绘示的在化合物半导体器件
10
上形成欧姆接触的方法示意图
。
如图1所示，首先提供衬底
100。
例如，衬底
100
可以包括
SiC、
蓝宝石
、Si、Al2O3、AlN
或
GaN
，但不限于此
。
接着，在衬底
100
上形成缓冲层
(buffer layer)102。
例如，缓冲层
102
可以包括
AlN、AlGaN
或
GaN
，但不限于此
。
[0051]接着，在缓冲层
102
上形成沟道层
(channel layer)104
，其中，缓冲层...

【技术保护点】

【技术特征摘要】
1.
一种在化合物半导体器件上形成欧姆接触的方法，包括：提供衬底；在所述衬底上形成沟道层；在所述沟道层上形成阻障层；在所述阻障层上形成钝化层；蚀穿所述钝化层与所述阻障层，形成接触区，其中所述沟道层部分暴露于所述接触区的底部；在所述接触区顺形地沉积牺牲金属层；对所述牺牲金属层进行退火工艺，从而在所述牺牲金属层正下方的所述沟道层中形成重掺杂区；去除所述牺牲金属层以暴露所述重掺杂区；以及在所述重掺杂区上形成金属硅化物层
。2.
根据权利要求1所述的方法，其特征在于，所述牺牲金属层包括
Ti
层和
TiN
层
。3.
根据权利要求2所述的方法，其特征在于，所述
Ti
层的厚度为
500
～
1000
埃，所述
TiN
层的厚度小于或等于
500
埃
。4.
根据权利要求1所述的方法，其特征在于，所述重掺杂区是
N
++
区
。5.
根据权利要求4所述的方法，其特征在于，通过执行干法蚀刻工艺去除所述牺牲金属层
。6.
根据权利要求5所述的方法，其特征在于，在所述钝化层的侧壁和所述阻挡层的侧壁上留下包括所述牺牲金属层的剩余部分的间隔物
。7.
根据权利要求5所述的方法，其特征在于，所述干法蚀刻工艺包括通过使用
BCl3对所述沟道层进行过蚀刻
。8.
根据权利要求1所述的方法，其特征在于，所述重掺杂区是
N
+
区
...

【专利技术属性】
技术研发人员：林大钧，蔡馥郁，蔡滨祥，邱崇益，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：