本发明专利技术公开了集成电路领域的一种提高驱动电流的环状二维MoS2晶体管器件，包括SiO2纳米核、MoS2沟道、源区、漏区、高KHfO2介质层、漏接触电极、栅电极和源接触电极，源接触电极、栅电机和漏接触电极依次排布设置，且SiO2纳米核置于源接触电极、栅电机和漏接触电极中心部位，源区位于源接触电极与SiO2纳米核之间。本发明专利技术提出的环状二维MoS2晶体管器件结构结合了二维半导体材料高的载流子迁移率及环栅晶体管器件优异的栅控能力，同时利用环形结构提高沟道有效宽度W
【技术实现步骤摘要】
一种提高驱动电流的环状二维MoS2晶体管器件
[0001]本专利技术涉及集成电路领域，具体是一种提高驱动电流的环状二维MoS2晶体管器件。
技术介绍
[0002]随着晶体管尺寸逐渐缩小到10nm以下，与之相随的日益严重的短沟道效应和日益增长的功耗问题变得不容忽视。22nm时由伯克利大学的胡正明教授提出的用以有效抑制短沟道效应的鳍式场效应晶体管(FinFET)疲于应对沟道持续缩小带来的漏电流增加导致的功耗上升的问题。针对于此，环栅晶体管结构(GAA
‑
FET)，(即沟道被栅极全部覆盖的晶体管器件结构)应运而生，并被Intel用于3nm及以下的技术代之中，同时，包括TSMC在内的其他大型晶体管代工厂也在致力于2nm以下GAA
‑
FET的技术研发。
[0003]虽然GAA
‑
FET器件结构拥有优异的栅控能力，但是它们采用的沟道材料主要是传统的半导体材料如Si或Ge，这类体半导体材料在厚度减薄到5nm及以下时，载流子迁移率会迅速下降，从而影响驱动电流。而最近涌现的新的二维材料，包括过渡金属二硫族化合物(TMDC)，黑磷，graphene等在其厚度为1nm以下时依然可以保持极高的载流子迁移率，成为后摩尔时代晶体管尺寸持续缩小最有潜力的新型材料。
[0004]因此，本领域技术人员提供了一种提高驱动电流的环状二维MoS2晶体管器件，以解决上述
技术介绍
中提出的问题。
技术实现思路
[0005]本专利技术的目的在于提供一种提高驱动电流的环状二维MoS2晶体管器件，以解决上述
技术介绍
中提出的问题。
[0006]为实现上述目的，本专利技术提供如下技术方案：
[0007]一种提高驱动电流的环状二维MoS2晶体管器件，包括SiO2纳米核、MoS2沟道、源区、漏区、高KHfO2介质层、漏接触电极、栅电极和源接触电极，源接触电极、栅电机和漏接触电极依次排布设置，且SiO2纳米核置于源接触电极、栅电机和漏接触电极中心部位，源区位于源接触电极与SiO2纳米核之间，漏区位于漏接触电极与SiO2纳米核之间，MoS2沟道位于栅电极与SiO2纳米核之间，且高KHfO2介质层位于栅电极内壁与SiO2纳米核之间。
[0008]作为本专利技术进一步的方案：SiO2纳米核为二维MoS2沉积的衬底，其为长度为50～200nm，半径为10～20nm的线状结构。
[0009]作为本专利技术再进一步的方案：SiO2纳米核表面设置有二维MoS2晶体，且二维MoS2晶体是采用化学气相沉积的方式均匀生长的双层MoS2薄膜，完全覆盖在SiO2纳米核的表面上。
[0010]作为本专利技术再进一步的方案：高KHfO2介质层是利用原子层沉积的方式淀积在沟道区域的HfO2层，其厚度为2～5nm。
[0011]作为本专利技术再进一步的方案：源区和漏区均采用二次光刻的方式定义，源接触电
极和漏接触电极均采用的是电子束蒸发的Au，其厚度为50～100nm。
[0012]作为本专利技术再进一步的方案：栅电极利用三次光刻的方式定义，栅电极金属采用的是电子束蒸发的Au，其厚度为50～100nm。
[0013]作为本专利技术再进一步的方案：MoS2沟道采用光刻的方式将沟道区域定义出来，MoS2沟道两边的源区和漏区由光刻胶覆盖住，沟道区域暴露出来。
[0014]与现有技术相比，本专利技术的有益效果是：
[0015]本专利技术提出的环状二维MoS2晶体管器件结构结合了二维半导体材料高的载流子迁移率及环栅晶体管器件优异的栅控能力，同时利用环形结构提高沟道有效宽度W
eff
，从而在不牺牲器件所占面积的情况下达到提高驱动电流的目的，本专利技术对于继续缩小晶体管器件的尺寸，延续摩尔定律的生命具有重要的意义。
附图说明
[0016]图1是本专利技术的整体结构立体图；
[0017]图2是本专利技术的整体结构正视图；
[0018]图3是本专利技术垂直沟道方向的剖面图；
[0019]图4是本专利技术中环状二维MoS2晶体管器件的制备流程图。
[0020]图中：1、SiO2纳米核；2、漏区；3、高KHfO2介质层；4、栅电极；5、漏接触电极；6、MoS2沟道；7、源区；8、源接触电极。
具体实施方式
[0021]请参阅图1～4，本专利技术实施例中，一种提高驱动电流的环状二维MoS2晶体管器件，包括SiO2纳米核1、MoS2沟道6、源区7、漏区2、高KHfO2介质层3、漏接触电极5、栅电极4和源接触电极8，源接触电极8、栅电机和漏接触电极5依次排布设置，且SiO2纳米核1置于源接触电极8、栅电机和漏接触电极5中心部位，源区7位于源接触电极8与SiO2纳米核1之间，漏区2位于漏接触电极5与SiO2纳米核1之间，MoS2沟道6位于栅电极4与SiO2纳米核1之间，且高KHfO2介质层3位于栅电极4内壁与SiO2纳米核1之间。
[0022]其中，SiO2纳米核1为二维MoS2沉积的衬底，其为长度为50～200nm，半径为10～20nm的线状结构。
[0023]作为本专利技术再进一步的方案：SiO2纳米核1表面设置有二维MoS2晶体，且二维MoS2晶体是采用化学气相沉积的方式均匀生长的双层MoS2薄膜，完全覆盖在SiO2纳米核1的表面上。
[0024]作为本专利技术再进一步的方案：高KHfO2介质层3是利用原子层沉积的方式淀积在沟道区域的HfO2层，并利用拉曼和AFM对MoS2进行表征，其厚度为2～5nm，是首先通过光刻定义沟道区域，然后利用原子层沉积的方式制备的。
[0025]作为本专利技术再进一步的方案：源区7和漏区2均采用二次光刻的方式定义，源接触电极8和漏接触电极5均采用的是电子束蒸发的Au，其厚度为50～100nm。
[0026]作为本专利技术再进一步的方案：栅电极4利用三次光刻的方式定义，栅电极4金属采用的是电子束蒸发的Au，其厚度为50～100nm。
[0027]作为本专利技术再进一步的方案：MoS2沟道6采用光刻的方式将沟道区域定义出来，
MoS2沟道6两边的源区7和漏区2由光刻胶覆盖住，沟道区域暴露出来。
[0028]本实施例中，本专利技术提出的环状二维MoS2晶体管器件结构结合了二维半导体材料高的载流子迁移率及环栅晶体管器件优异的栅控能力，同时利用环形结构提高沟道有效宽度W
eff
，从而在不牺牲器件所占面积的情况下达到提高驱动电流的目的，本专利技术对于继续缩小晶体管器件的尺寸，延续摩尔定律的生命具有重要的意义。
[0029]提高驱动电流的环状二维MoS2晶体管器件的制备方法包括如下步骤：
[0030]步骤1：制备SiO2纳米线，即SiO2纳米纳米核；
[0031]步骤2：化学气相沉积法生长双层MoS2；
[0032]步骤3；定义MoS2沟道6，原子层沉积高KHfO2介质层3；
[0033]步骤4：高KHfO2介质层3上电子束蒸镀栅极Au；
[0034]步骤5：定义本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种提高驱动电流的环状二维MoS2晶体管器件，其特征在于：包括SiO2纳米核(1)、MoS2沟道(6)、源区(7)、漏区(2)、高KHfO2介质层(3)、漏接触电极(5)、栅电极(4)和源接触电极(8)，所述源接触电极(8)、栅电机和漏接触电极(5)依次排布设置，且SiO2纳米核(1)置于源接触电极(8)、栅电机和漏接触电极(5)中心部位，源区(7)位于源接触电极(8)与SiO2纳米核(1)之间，漏区(2)位于漏接触电极(5)与SiO2纳米核(1)之间，MoS2沟道(6)位于栅电极(4)与SiO2纳米核(1)之间，且高KHfO2介质层(3)位于栅电极(4)内壁与SiO2纳米核(1)之间。2.根据权利要求1所述的一种提高驱动电流的环状二维MoS2晶体管器件，其特征在于：所述SiO2纳米核(1)为二维MoS2沉积的衬底，其为长度为50～200nm，半径为10～20nm的线状结构。3.根据权利要求2所述的一种提高驱动电流的环状二维MoS2晶体管器件，其特征在于：所述SiO2纳米核(1)表面设置有二维MoS2晶体，且二...
【专利技术属性】
技术研发人员：秦来香，何进，李春来，魏益群，陈国豪，李向杰，何燕冬，解冰，岳玉涛，衣法臻，康化宇，徐张伟，
申请(专利权)人：北京大学深圳研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。