一种抗总剂量的制造技术

该发明专利技术公开了一种抗总剂量的

【技术实现步骤摘要】
一种抗总剂量的MOS结构


[0001]本专利技术涉及半导体技术与集成电路领域，特别是抗电离辐射晶体管结构
。

技术介绍

[0002]电子器件作为当今信息时代发展不可或缺的一部分，集成电路发挥着重要的作用
。
在航空航天领域，由于空间环境不同于地表环境，长期工作于辐射环境中集成电路会由于辐射损伤而产生负面效应，主要有总剂量效应和单粒子效应
。
[0003]当半导体器件处于辐射环境中，射线或高能粒子入射器件时，半导体材料吸收能量将产生电子
‑
空穴对
。
相比于硅材料，氧化物是绝缘材料，被激发的电子
‑
空穴对复合的速率较慢，且空穴迁移率远低于电子迁移率，电子可以很快移出氧化物，而空穴只有很少一部分移出氧化物，这样剩余的大部分空穴就被氧化物内部和表面的空穴陷阱俘获，形成固定正电荷
。
由于受到辐射，氧化物中正电荷的积累使器件性能退化的现象即为总剂量效应，包括关态漏电流增加，阈值电压退化等
。
在
0.25um
工艺节点以前，栅氧的总剂量效应对器件的影响占主导；随着工艺的升级，栅氧不断减薄，
STI
的总剂量效应越来越显著
。
[0004]单个高能粒子穿过微电子器件的敏感区域时，有几率造成器件状态的改变或损坏，包括单粒子翻转
、
单粒子锁定
、
单粒子烧毁
、
单粒子栅穿
、
单粒子闩锁效应等<br/>。
[0005]目前针对总剂量效应的抗辐照加固措施主要有环栅
、
半环栅
、H
栅等结构，但是这些结构普遍存在着占用面积大的缺点
。
[0006]专利
[1]“一种抗总剂量
CMOS
电路基本晶体管结构”及论文
[2]“P
‑
Edge NMOSFET for Improving TID Tolerance”中提出了一种有源区边缘
P
型重掺杂
NMOS
，用以防止晶体管沟道侧壁的漏电通道形成，提高晶体管的抗总剂量能力
。
但此结构漏区
N
型重掺杂与两侧的
P
型重掺杂极易产生隧穿效应，使得此结构只能工作在很低的漏压下
。
其次，当总剂量不断上升，
STI
底部也会形成反型沟道，构成了额外的漏电通道
。
论文
[3]“Layout Modification of a PD
‑
SOI n
‑
MOSFET for Total Ionizing Dose Effect Hardening”及
[4]“Dummy Gate
‑
Assisted n
‑
MOSFET Layout for a Radiation
‑
Tolerant Integrated Circuit”所述
DGA n
‑
MOSFET
也有上述同样的问题，使得上述结构没有使用价值
。
[0007]参考文献：
[0008][1].
一种抗总剂量
CMOS
电路基本晶体管结构
[0009][2].X.Xie,Z.Yang,M.Deng,K.Chen,W.Li,P
‑
Edge NMOSFET for improving TID tolerance,IEEE Trans.Device Mater.Reliab.19(1)(Mar.2019)242
–
244.
[0010][3].Y.T.Roh and H.C.Lee,"Layout Modification of a PD
‑
SOI n
‑
MOSFET for Total Ionizing Dose Effect Hardening,"in IEEE Transactions on Electron Devices,vol.66,no.1,pp.308
‑
315,Jan.2019,doi:10.1109/TED.2018.2881668.
[0011][4].M.S.Lee and H.C.Lee,"Dummy Gate
‑
Assisted n
‑
MOSFET Layout for aRadiation
‑
Tolerant Integrated Circuit,"in IEEE Transactions on Nuclear Science,vol.60,no.4,pp.3084
‑
3091,Aug.2013,doi:10.1109/TNS.2013.2268390.

技术实现思路

[0012]针对电离辐射对半导体器件的影响和现有加固技术的缺点，本文提出了一种抗总剂量的
MOS
结构
。
[0013]本专利技术技术方案是一种抗总剂量的
MOS
结构，该结构在传统
NMOS
晶体管的
N+
源区外围通过离子注入形成
P+
掺杂区
。
其俯视图如图1所示，
(102)
区域为该
NMOS
的漏区，
(103)
区域为该
NMOS
的栅极，
(104)
区域为该
NMOS
的源区，
(105)
区域为
P
型重掺杂区域，
(102)、(104)、(105)
以及沟道共同构成该
NMOS
的有源区，
(106)
为接触孔，有源区外为
STI
区域
(101)。
[0014]进一步的，所述的
NMOS
有沟道宽度由源区
(104)
宽度决定
。
[0015]进一步的，所述的
P
型重掺杂区域
(105)
在
NMOS
源区
(104)
周围，呈半包围样式
。
[0016]进一步的，所述的
P
型重掺杂区域
(105)
的宽度为制造工艺的最小线宽
。
[0017]本专利技术的诸多优点是：
[0018]第一，源区周围的
P
型重掺杂区域完全阻挡了漏区到源区的漏电通道
。
即使剂量较高，
STI
积累正电荷使得
P
型硅衬底表面反型，也没有漏到源的直接通路
。
[0019]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种抗总剂量的
MOS
结构，其特征在于，在传统
NMOS
晶体管的
N+
源区外围通过离子注入形成
P+
掺杂区
。2.
如权利要求1所述的一种抗总剂量的
MOS
结构，其特征在于，
(102)
区域为该
NMOS
的漏区，
(103)
区域为该
NMOS
的栅极，
(104)
区域为该
NMOS
的源区，
(105)
区域为
P
型重掺杂区域，
(102)、(104...

【专利技术属性】
技术研发人员：廖永波，袁丕根，李平，徐丰和，魏超，付兴，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：