堆叠孔测试结构及测试方法技术

本发明专利技术提供一种堆叠孔测试结构及测试方法。所述堆叠孔测试结构，包括：多层金属层，沿第一方向依次堆叠，每一所述金属层形成有沿第二方向间隔排布的金属条，且相邻两所述金属层的相应金属条之间通过接触孔连接，以形成串联结构；所有所述金属条的至少其中之一为偏移金属条，所述偏移金属条的轴线与其所连接的接触孔的轴线之间具有一偏移值。上述技术方案，通过在堆叠孔测试结构中设定一偏移金属条，并建立多个不同层数及不同偏移值的堆叠孔结构以组成样本组，所述样本组能够通过测量其中不同所述偏移金属条的偏移值对堆叠孔结构可靠性的影响，完成对堆叠孔工艺窗口的监控，进而改善堆叠孔空洞问题，提高连线电阻及可靠性。提高连线电阻及可靠性。提高连线电阻及可靠性。

【技术实现步骤摘要】
堆叠孔测试结构及测试方法


[0001]本专利技术涉及半导体领域，尤其涉及一种堆叠孔测试结构及测试方法。

技术介绍

[0002]半导体器件后段工艺通常是制作用于连接器件的金属线层，金属线层包括多层，每一层均设有金属线，层与层之间采用接触孔相连，堆叠成多层结构，便于后续连出不同器件从而构成具有一定性能的芯片。如互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)在150纳米节点及以上后段连线采用的是铝布线。为降低后段(BEOL)工艺连线触电阻(RC)延迟问题和增加抗电迁移(EM)特性，铜金属布线是目前CMOS 90纳米节点及以下研究的热点。由于用吸电子(F)基团气体刻蚀铜的副产物不易被真空泵抽走，目前广泛采用双大马士革介质刻蚀结合铜沉积，化学机械研磨工艺共同形成金属线(Metal)和接触孔(Via)。
[0003]然而，随着半导体尺寸的持续缩小，金属线层也随之减小，接触孔也随之减小。请参阅图1～图2，其中，图1为后段铜填充空洞的示意图，图2为铜填充堆叠孔的结构示意图。如图1～图2所示，铜沉积随着接触孔11深宽比(AR)增加产生空洞(Void)12几率增加，影响连线接触电阻和可靠性。如图2所示，堆叠孔包括第一金属层101、第二金属层201、第三金属层301、以及第四金属层401。其中，所述第一金属层101与所述第二金属层201之间通过第一接触孔102连接，所述第二金属层201与所述第三金属层301之间通过第二接触孔202连接，所述第三金属层301与所述第四金属层401之间通过第三接触孔302连接。铝布线接触孔通常采用流动性更好的金属钨填充，而铜工艺采用铜填充空隙存在空洞12的情况更为突出。对于多层金属布线，堆叠孔(Stack Via)空洞的存在，进一步影响连线电阻以及可靠性。
[0004]因此，如何改善堆叠孔空洞问题，提高连线电阻及可靠性，是目前需要解决的问题。

技术实现思路

[0005]本专利技术所要解决的技术问题是如何改善堆叠孔空洞问题，提高连线电阻及可靠性，提供一种堆叠孔测试结构及测试方法。
[0006]为了解决上述问题，本专利技术提供了一种堆叠孔测试结构，包括：多层金属层，沿第一方向依次堆叠，每一所述金属层形成有沿第二方向间隔排布的金属条，且相邻两所述金属层的相应金属条之间通过接触孔连接，以形成串联结构；所有所述金属条的至少其中之一为偏移金属条，所述偏移金属条的轴线与其所连接的接触孔的轴线之间具有一偏移值。
[0007]在一些实施例中，所有所述金属条中除所述偏移金属条以外的金属条的轴线与其所连接的接触孔的轴线基本重合。
[0008]在一些实施例中，所述多层金属层进一步包括顶层金属层、底层金属层与至少一中间金属层；所述顶层金属层包括多个沿第二方向间隔排布的第一金属条；所述底层金属层包括多个沿第二方向间隔排布的第二金属条；所述中间金属层包括多个沿第二方向间隔
排布的第三金属条；所有所述第一金属条、第二金属条以及第三金属条之间通过相应的接触孔依次连接，形成所述串联结构。
[0009]在一些实施例中，相邻两所述第一金属条中的前一第一金属条的尾部通过第一接触孔与相应的第三金属条连接，相应的第三金属条通过第二接触孔与相应的第二金属条的头部连接；相邻两所述第一金属条中的后一第一金属条的头部通过第一接触孔与相应的第三金属条连接，相应的第三金属条通过第二接触孔与相应的第二金属条的尾部连接，以形成所述串联结构。
[0010]在一些实施例中，多层中间金属层的第三金属条之间通过第三接触孔与相邻中间金属层的相应的第三金属条连接。
[0011]在一些实施例中，所有所述金属层和接触孔的材料均为铜。
[0012]在一些实施例中，所述堆叠孔测试结构能够通过建立接触孔层数和偏移金属条的偏移值矩阵，对所述堆叠孔测试结构进行可靠性测试，以完成对堆叠孔工艺窗口的监控。
[0013]在一些实施例中，所述可靠性测试进一步包括接触电阻测试、电子迁移测试、以及应力影响测试。
[0014]为了解决上述问题，本专利技术提供了一种堆叠孔测试方法，包括如下步骤：提供多个堆叠孔测试结构，所述堆叠孔测试结构采用本专利技术所述的堆叠孔测试结构，且多个所述堆叠孔测试结构具有不同的接触孔层数及不同的偏移金属条的偏移值；建立接触孔层数和偏移值矩阵，对所有所述堆叠孔结构进行可靠性测试，以完成对堆叠孔工艺窗口的监控。
[0015]在一些实施例中，所述可靠性测试进一步包括接触电阻测试、电子迁移测试、以及应力影响测试。
[0016]在一些实施例中，所述堆叠孔测试方法进一步包括：将所述可靠性测试的每一测试值分别与预设阈值进行对比，获取满足所述预设阈值的测试值所对应的接触孔层数和偏移值，进而获得堆叠孔工艺窗口参数。
[0017]在一些实施例中，所述堆叠孔测试方法进一步包括：对满足所述预设阈值的测试值所对应的偏移值排序，根据所述偏移值的最小值和最大值确认工艺窗口参数范围。
[0018]上述技术方案，通过在堆叠孔测试结构中设定一偏移金属条，并建立多个不同层数及不同偏移值的堆叠孔结构，建立接触孔层数和偏移值矩阵，对所有所述堆叠孔结构进行可靠性测试，将所述可靠性测试的每一测试值分别与预设阈值进行对比，获取满足所述预设阈值的测试值所对应的接触孔层数和偏移值；对满足所述预设阈值的测试值所对应的偏移值排序，并根据所述偏移值的最小值和最大值确认工艺窗口参数范围，以完成对堆叠孔工艺窗口的监控，进而改善堆叠孔空洞问题，提高连线电阻及可靠性。
[0019]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本专利技术。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
附图说明
[0020]为了更清楚地说明本专利技术具体实施方式中的技术方案，下面将对具体实施方式描述中所需要使用的附图作简要介绍。显而易见地，下面描述中的附图仅是本专利技术的一些具体实施方式，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据
这些附图获得其它的附图。
[0021]图1为现有技术中后段铜填充空洞的示意图。
[0022]图2为现有技术中铜填充堆叠孔的结构示意图。
[0023]图3为本专利技术所述堆叠孔测试结构的一实施例的结构示意图。
[0024]图4为本专利技术所述堆叠孔测试结构的一实施例的偏移金属条所在区域的放大示意图。
[0025]图5为本专利技术所述堆叠孔测试方法的一实施例的步骤流程图。
具体实施方式
[0026]下面将结合附图对本专利技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0027]请一并参阅图3～图4，其中，图3本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种堆叠孔测试结构，其特征在于，包括：多层金属层，沿第一方向依次堆叠，每一所述金属层形成有沿第二方向间隔排布的金属条，且相邻两所述金属层的相应金属条之间通过接触孔连接，以形成串联结构；所有所述金属条的至少其中之一为偏移金属条，所述偏移金属条的轴线与其所连接的接触孔的轴线之间具有一偏移值。2.根据权利要求1所述的堆叠孔测试结构，其特征在于，所有所述金属条中除所述偏移金属条以外的金属条的轴线与其所连接的接触孔的轴线基本重合。3.根据权利要求1所述的堆叠孔测试结构，其特征在于，所述多层金属层进一步包括顶层金属层、底层金属层与至少一中间金属层；所述顶层金属层包括多个沿第二方向间隔排布的第一金属条；所述底层金属层包括多个沿第二方向间隔排布的第二金属条；所述中间金属层包括多个沿第二方向间隔排布的第三金属条；所有所述第一金属条、第二金属条以及第三金属条之间通过相应的接触孔依次连接，形成所述串联结构。4.根据权利要求3所述的堆叠孔测试结构，其特征在于，相邻两所述第一金属条中的前一第一金属条的尾部通过第一接触孔与相应的第三金属条连接，相应的第三金属条通过第二接触孔与相应的第二金属条的头部连接；相邻两所述第一金属条中的后一第一金属条的头部通过第一接触孔与相应的第三金属条连接，相应的第三金属条通过第二接触孔与相应的第二金属条的尾部连接，以形成所述串联结构。5.根据权利要求4所述的堆叠孔测试结构，其特征在于，多层中间金属层的第三金属条之间通过第三接...

【专利技术属性】
技术研发人员：谷东光，常建光，宋永梁，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：