一种半导体封装结构及其形成方法技术

本申请提供一种半导体封装结构及其形成方法，所述半导体封装结构包括：基板，所述基板包括第一布线层

【技术实现步骤摘要】
一种半导体封装结构及其形成方法


[0001]本申请涉及半导体
，尤其涉及一种半导体封装结构及其形成方法
。

技术介绍

[0002]在半导体结构的封装设计过程中，信号间的串扰是影响封装和
PCB
基板设计质量的重要指标之一，所以降低信号间的串扰就成了封装或
PCB
设计过程无法避开的问题，特别是对于高速并行接口，尤其是信号速率超过
10Gbps
以上的设计方案，优化信号间的串扰质量尤为重要
。
[0003]因此，有必要提供一种半导体封装结构，避免高速信号间的串扰
。

技术实现思路

[0004]本申请提供一种半导体封装结构及其形成方法，可以在不增加封装结构层数和厚度的情况下避免高速信号间的串扰
。
[0005]本申请的一个方面提供一种半导体封装结构，包括：基板，所述基板包括第一布线层
、
位于所述第一布线层表面的核心层
、
位于所述核心层表面的第二布线层，所述基板表面用于封装芯片；若干高速信号线，分别位于所述第二布线层和第一布线层中并通过若干高速信号过孔结构电连通所述芯片，其中，所述若干高速信号线中的任意一个通过至少两个高速信号过孔结构电连通一个所述芯片；若干地线，分别位于所述第二布线层和第一布线层中并通过若干地线过孔结构电连通所述芯片
。
[0006]在本申请的一些实施例中，所述基板表面包括
x
方向和
y
方向，所述/>x
方向和
y
方向垂直，所述若干高速信号过孔结构与所述若干地线过孔结构在
x
方向排列成行，所述若干高速信号过孔结构与所述若干地线过孔结构在
y
方向排列成列
。
[0007]在本申请的一些实施例中，在每一行中，每所述至少两个高速信号过孔结构与每所述一个地线过孔结构呈交替式排布，任意相邻的两行所述若干高速信号过孔结构与所述若干地线过孔结构错位排布
。
[0008]在本申请的一些实施例中，相邻的高速信号过孔结构在
x
方向的间距为
270
至
290
微米，相邻的高速信号过孔结构在
y
方向的间距为
310
至
330
微米
,
相邻的高速信号过孔结构和地线过孔结构在
x
方向的间距为
240
至
250
微米，相邻的高速信号过孔结构和地线过孔结构在
y
方向的间距为
310
至
330
微米
。
[0009]在本申请的一些实施例中，所述基板还包括：若干电源线，位于所述第一布线层中通过电源过孔结构分别与每个芯片电连通
。
[0010]在本申请的一些实施例中，所述电源过孔结构的位置被设置为所述电源过孔结构不与所述若干高速信号过孔结构与所述若干地线过孔结构发生信号交叉
。
[0011]在本申请的一些实施例中，所述若干地线中的任意一个通过一个地线过孔结构电连通一个所述芯片
。
[0012]在本申请的一些实施例中，所述基板还包括：接地结构，与所述地线电连通并将所
述地线接地
。
[0013]本申请的另一个方面还提供一种半导体封装结构的形成方法，包括：提供基板，所述基板包括：第一布线层
、
位于所述第一布线层表面的核心层
、
位于所述核心层表面的第二布线层，所述基板表面包括用于封装芯片的芯片区域；若干高速信号线，分别位于所述第二布线层和第一布线层中并通过若干高速信号过孔结构电连通所述芯片区域，其中，所述若干高速信号线中的任意一个通过至少两个高速信号过孔结构电连通一个所述芯片区域；若干地线，分别位于所述第二布线层和第一布线层中并通过若干地线过孔结构电连通所述芯片区域；在所述芯片区域中封装芯片
。
[0014]在本申请的一些实施例中，所述基板表面包括
x
方向和
y
方向，所述
x
方向和
y
方向垂直，所述若干高速信号过孔结构与所述若干地线过孔结构在
x
方向排列成行，所述若干高速信号过孔结构与所述若干地线过孔结构在
y
方向排列成列
。
[0015]在本申请的一些实施例中，在每一行中，每所述至少两个高速信号过孔结构与每所述一个地线过孔结构呈交替式排布，任意相邻的两行所述若干高速信号过孔结构与所述若干地线过孔结构错位排布
。
[0016]在本申请的一些实施例中，相邻的高速信号过孔结构在
x
方向的间距为
270
至
290
微米，相邻的高速信号过孔结构在
y
方向的间距为
310
至
330
微米
,
相邻的高速信号过孔结构和地线过孔结构在
x
方向的间距为
240
至
250
微米，相邻的高速信号过孔结构和地线过孔结构在
y
方向的间距为
310
至
330
微米
。
[0017]在本申请的一些实施例中，所述基板还包括：若干电源线，位于所述第一布线层中通过电源过孔结构分别与每个芯片区域电连通
。
[0018]在本申请的一些实施例中，所述电源过孔结构的位置被设置为所述电源过孔结构不与所述若干高速信号过孔结构与所述若干地线过孔结构发生信号交叉
。
[0019]在本申请的一些实施例中，所述若干地线中的任意一个通过一个地线过孔结构电连通一个所述芯片区域
。
[0020]在本申请的一些实施例中，所述基板还包括：接地结构，与所述地线电连通并将所述地线接地
。
[0021]本申请提供一种半导体封装结构及其形成方法，将高速信号线同时分布于核心层上方的第二布线层与核心层下方的第一布线层中，再将高速信号线与地线以交错式交替排布，可以在不增加封装结构层数和厚度的情况下避免高速信号间的串扰
。
附图说明
[0022]以下附图详细描述了本申请中披露的示例性实施例
。 其中相同的附图标记在附图的若干视图中表示类似的结构
。
本领域的一般技术人员将理解这些实施例是非限制性的
、
示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的专利技术意图
。
应当理解，附图未按比例绘制
。
其中：图1为一种半导体封装结构的示意图；图2至图4为本申请实施例所述的半导体封装结构的形成方法中各步骤的结构示意图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体封装结构，其特征在于，包括：基板，所述基板包括第一布线层
、
位于所述第一布线层表面的核心层
、
位于所述核心层表面的第二布线层，所述基板表面用于封装芯片；若干高速信号线，分别位于所述第二布线层和第一布线层中并通过若干高速信号过孔结构电连通所述芯片，其中，所述若干高速信号线中的任意一个通过至少两个高速信号过孔结构电连通一个所述芯片；若干地线，分别位于所述第二布线层和第一布线层中并通过若干地线过孔结构电连通所述芯片
。2.
如权利要求1所述的半导体封装结构，其特征在于，所述基板表面包括
x
方向和
y
方向，所述
x
方向和
y
方向垂直，所述若干高速信号过孔结构与所述若干地线过孔结构在
x
方向排列成行，所述若干高速信号过孔结构与所述若干地线过孔结构在
y
方向排列成列
。3.
如权利要求2所述的半导体封装结构，其特征在于，在每一行中，每所述至少两个高速信号过孔结构与每所述一个地线过孔结构呈交替式排布，任意相邻的两行所述若干高速信号过孔结构与所述若干地线过孔结构错位排布
。4.
如权利要求3所述的半导体封装结构，其特征在于，相邻的高速信号过孔结构在
x
方向的间距为
270
至
290
微米，相邻的高速信号过孔结构在
y
方向的间距为
310
至
330
微米
,
相邻的高速信号过孔结构和地线过孔结构在
x
方向的间距为
240
至
250
微米，相邻的高速信号过孔结构和地线过孔结构在
y
方向的间距为
310
至
330
微米
。5.
如权利要求1所述的半导体封装结构，其特征在于，所述基板还包括：若干电源线，位于所述第一布线层中通过电源过孔结构分别与每个芯片电连通
。6.
如权利要求5所述的半导体封装结构，其特征在于，所述电源过孔结构的位置被设置为所述电源过孔结构不与所述若干高速信号过孔结构与所述若干地线过孔结构发生信号交叉
。7.
如权利要求1所述的半导体封装结构，其特征在于，所述若干地线中的任意一个通过一个地线过孔结构电连通一个所述芯片
。8.
如权利要求1所述的半导体封装结构，其特征在于，所述基板还包括：接地结构，与所述地线电连通并将所述地线接地
。9.
一种半导体封装结构的形成方法，其特征在于，包括：提供基板，所述基板包括：第一布线层
、
位于所述...

【专利技术属性】
技术研发人员：王小锋，单康净，宗晓生，
申请(专利权)人：芯耀辉科技有限公司，
类型：发明
国别省市：