光机电模组、半导体封装组件及其制造方法技术

一种光机电模组、半导体封装组件及其制造方法，该半导体封装组件包括电路板、至少一芯片、塑封体和导线，电路板具有相对的第一表面和第二表面，所述第一表面朝所述第二表面凹设有至少一收容孔，所述第一表面上设有多个焊垫；芯片设于所述收容孔内，且所述芯片和所述电路板通过间隙隔开；所述芯片包括相对的有源面和无源面，所述有源面与所述第一表面朝向同一侧，所述有源面设有多个引脚；塑封体至少设于所述间隙并粘接所述芯片与所述收容孔的孔壁；导线贴设于所述塑封体背离所述第二表面的第三表面且所述导线电连接所述焊垫和所述引脚。该半导体封装组件有利于产品的小型化和薄型化，且有利于提高成像质量、降低生产成本。降低生产成本。降低生产成本。

【技术实现步骤摘要】
光机电模组、半导体封装组件及其制造方法


[0001]本申请涉及半导体封装
，尤其涉及一种光机电模组、半导体封装组件及其制造方法。

技术介绍

[0002]现有技术中，半导体封装的方式主要有板上芯片封装(Chips On Board，简称COB)、倒装封装(Flip Chip)和芯片级封装(Chip Scale Package，简称CSP)，COB封装技术是先将半导体芯片粘接在电路板表面，再采用导线电连接半导体芯片和电路板上的焊垫；Flip Chip封装技术是在芯片的焊垫上先植金球，再将金球与电路板上的焊垫接合；CSP封装技术是先对半导体芯片进行3D封装，再于半导体芯片下方植锡球，通过锡球焊接在电路板上。
[0003]COB封装技术中，由于芯片与电路板的焊垫之间需要保持一定距离，且芯片上方需要保留一定空间，从而不利于半导体封装结构的小型化。并且，半导体芯片通过胶粘在电路板表面，不可避免地会产生变型组装工差问题，进而影响到像素平面的平整度与各结构之间的高度差异，造成光程的差异，影响成像质量。另外，当应用于摄像模组时，在影像感测芯片像素越来越大的情况下，影像感测器的成像区与电路板的焊垫的距离越来越近，光线很容易打到导线而反射到成像区，造成杂散光。Flip Chip封装技术中，半导体芯片的焊垫上的金球需要有一定的高度方能补偿电路板的变形，电路板需要凸出到芯片上方，在影像感测芯片的像素越来越大的状况下，设计难度较大。CSP封装技术中，半导体芯片在经3D封装后，厚度方向上的尺寸增大，且仍需要采用SMT技术等焊接于电路板上，导致整个封装结构的尺寸无法缩小。现有的各种半导体封装技术导致半导体芯片的成本无法下降，封装后的尺寸无法缩小。

技术实现思路

[0004]有鉴于此，本申请提供一种半导体封装组件及其制造方法，以解决上述问题。
[0005]另外，本申请还有必要提供一种应用上述半导体封装组件的光机电模组。
[0006]本申请提供了一种半导体封装组件，包括电路板、至少一芯片、塑封体和导线，所述电路板具有相对的第一表面和第二表面，所述第一表面朝所述第二表面凹设有至少一收容孔，所述第一表面上设有多个焊垫；所述芯片设于所述收容孔内，且所述芯片和所述电路板通过间隙隔开；所述芯片包括相对的有源面和无源面，所述有源面与所述第一表面朝向同一侧，所述有源面设有多个引脚；所述塑封体至少设于所述间隙并粘接所述芯片与所述收容孔的孔壁，所述导线贴设于所述塑封体背离所述第二表面的第三表面且所述导线电连接所述焊垫和所述引脚。
[0007]本申请还提供另一种半导体封装组件，包括芯片、塑封体和导线，所述芯片包括相对的有源面和无源面，所述有源面设有多个引脚，所述塑封体包覆所述芯片的所述无源面和侧面，所述塑封体包括与所述芯片的所述有源面朝向同一侧的第三表面，所述第三表面
设有多个焊垫，所述导线贴设于所述塑封体的所述第三表面且所述导线电连接所述焊垫和所述引脚。
[0008]本申请还提供一种半导体封装组件的制造方法，包括以下步骤：
[0009]提供一电路板，所述电路板具有相对的第一表面和第二表面，所述第一表面朝所述第二表面凹设有至少一收容孔，所述第一表面上设有多个焊垫；
[0010]于所述电路板的所述第一表面或所述第二表面设置一载板，于所述收容孔内设置一芯片，且所述芯片和所述电路板通过间隙隔开；所述芯片包括相对的有源面和无源面，所述有源面设有多个引脚，所述第一表面和所述有源面朝向同一侧；
[0011]至少于所述间隙内填充树脂形成塑封体以粘接所述芯片与所述收容孔的孔壁，并移除所述载板；
[0012]于所述塑封体背离所述第二表面的第三表面贴设导线以电连接所述焊垫和所述引脚。
[0013]本申请还提供一种光机电模组，包括上述半导体封装组件。
[0014]本申请中提供的半导体封装组件通过于所述电路板内开设收容孔，并将芯片设于所述收容孔内，且设置塑封体进行保护，使得所述芯片和所述电路板在同一平面，可有效降低整个封装组件的高度、降低成本，且通过提供一个平整且高度一致的像素平面，可有效提升成像质量。相较于传统的打金线连接，采用平面的导线电连接所述芯片和所述电路板，可有效减少杂散光，提高成像质量。另外，后续设置主动元件和/或被动元件时可以更靠近芯片，电性特性更好，整个所述半导体封装组件的尺寸更小型化、薄型化。
附图说明
[0015]图1为本申请第一实施例提供的半导体封装组件的截面示意图。
[0016]图2为图1所示的半导体封装组件的结构示意图。
[0017]图3为图2所示的半导体封装组件的Ⅲ部分的放大结构示意图。
[0018]图4为本申请另一实施例提供的半导体封装组件的正面结构示意图。
[0019]图5为图4所示的半导体封装组件的背面结构示意图。
[0020]图6为本申请另一实施例提供的半导体封装组件的结构示意图。
[0021]图7为本申请另一实施例提供的半导体封装组件的结构示意图。
[0022]图8为图7所示的半导体封装组件的
Ⅷ
部分的放大结构示意图。
[0023]图9为本申请第一实施例提供的光机电模组的截面示意图。
[0024]图10为本申请第一实施例提供的电路板的截面示意图。
[0025]图11为图10所示的电路板的结构示意图。
[0026]图12为于图10所示的电路板一侧设置载板后的截面示意图。
[0027]图13为于图12所示的收容孔内设置芯片后的截面示意图。
[0028]图14为于图13所示的收容孔内填充树脂形成塑封体后的截面示意图。
[0029]图15为将图14所示的载板移除后的截面示意图。
[0030]图16为于图15所示的塑封体表面设置导线以电连接所述第一焊垫和所述引脚后的截面示意图。
[0031]图17为于图16所示的导线表面设置绝缘保护层后的截面示意图。
[0032]图18为本申请另一实施例提供的电路连板的正面结构示意图。
[0033]图19为图18所示的电路连板的背面结构示意图。
[0034]图20为图18所示的电路连板设于载具上的结构示意图。
[0035]图21为本申请第二实施例提供的半导体封装组件的截面示意图。
[0036]图22为本申请第二实施例提供的光机电模组的截面示意图。
[0037]图23为本申请第二实施例提供的电路板的截面示意图。
[0038]图24为将图23所示的电路板设置于载板后的截面示意图。
[0039]图25为于图24所示的收容孔内设置芯片后的截面示意图。
[0040]图26为于图25所示的收容孔内填充树脂形成塑封体后的截面示意图。
[0041]图27为将图26所示的载板移除后的截面示意图。
[0042]图28为于图27所示的塑封体表面设置导线后的截面示意图。
[0043]图29为图28所示的A部分的放大结构示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装组件，其特征在于，包括：电路板，所述电路板具有相对的第一表面和第二表面，所述第一表面朝所述第二表面凹设有至少一收容孔，所述第一表面上设有多个焊垫；至少一芯片，所述芯片设于所述收容孔内，且所述芯片和所述电路板通过间隙隔开；所述芯片包括相对的有源面和无源面，所述有源面与所述第一表面朝向同一侧，所述有源面设有多个引脚；塑封体，所述塑封体至少设于所述间隙并粘接所述芯片与所述收容孔的孔壁；导线，所述导线贴设于所述塑封体背离所述第二表面的第三表面且所述导线电连接所述焊垫和所述引脚。2.如权利要求1所述的半导体封装组件，其特征在于，所述焊垫设于所述第一表面靠近所述芯片的边缘处，所述引脚与所述焊垫相邻设置且设于所述有源面的边缘处。3.如权利要求1所述的半导体封装组件，其特征在于，所述收容孔贯穿所述第一表面和所述第二表面，所述塑封体还覆盖所述芯片的所述无源面，所述芯片的所述有源面和所述电路板的所述第一表面以及所述塑封体的所述第三表面平齐，所述塑封体覆盖所述芯片的无源面的部分背离所述芯片的表面与所述电路板的第二表面平齐。4.如权利要求1所述的半导体封装组件，其特征在于，所述有源面位于所述第一表面与所述第二表面之间，所述第三表面为一倾斜面连接所述第一表面与所述第二表面；所述塑封体还包括与所述第三表面相对的第四表面，所述塑封体的所述第四表面与所述芯片的所述无源面以及所述电路板的所述第二表面平齐。5.如权利要求1所述的半导体封装组件，其特征在于，所述半导体封装组件还包括绝缘保护层，所述绝缘保护层覆盖所述导线并与所述第三表面粘接，所述导线位于所述绝缘保护层与所述第三表面之间。6.如权利要求1所述的半导体封装组件，其特征在于，所述焊垫表面设有第一金属块，所述引脚表面设有第二金属块；所述半导体封装组件还包括绝缘保护层，所述绝缘保护层包覆所述第一金属块和所述第二金属块，且部分所述第一金属块和部分...

【专利技术属性】
技术研发人员：许信彦，冯自立，
申请(专利权)人：信扬科技佛山有限公司，
类型：发明
国别省市：