本发明专利技术提供了一种低电容MOSFET器件，包括：具有栅极沟槽的MOSFET器件结构；所述栅极沟槽包括：第一栅极沟槽、第二栅极沟槽以及第三栅极沟槽；所述MOSFET器件结构包括：源极多晶硅层、栅极多晶硅层以及第一氧化层；其中，所述源极多晶硅层、所述栅极多晶硅层以及所述第一氧化层均形成于所述第一栅极沟槽与所述第二栅极沟槽中；其中，所述第一氧化层形成于所述源极多晶硅层的顶端；所述栅极多晶硅层包裹所述第一氧化层；其中，所述第一氧化层中还包括第一缝隙；所述源极多晶硅层还填充于所述第三栅极沟槽中。本发明专利技术提供的技术方案，减小了栅极多晶硅层和源极多晶硅层接触的氧化层面积，从而实现了降低器件的电容，提高器件性能的技术效果。的技术效果。的技术效果。
【技术实现步骤摘要】
低电容MOSFET器件及制备方法、电子设备及制备方法
[0001]本专利技术涉及半导体器件，尤其涉及一种低电容MOSFET器件及制备方法、电子设备及制备方法。
技术介绍
[0002]目前MOSFET的发展趋势为低导通电阻，低电容，故SGT产品其明显的结构和电场优势，使其在导通电阻和电容方面，性能远远超过了普通沟槽(Trench)产品，目前SGT的制备工艺主要为，上下结构和左右结构，其中为了适应器件生产和工艺匹配及器件高雪崩耐量要求，左右结构在150V以上中应用更为广泛。但是左右结构产品的电容特性相比上下结构略差。
[0003]因而，如何研发一种低电容MOSFET器件，成为本领域技术人员亟待要解决的技术重点。
技术实现思路
[0004]本专利技术提供一种低电容MOSFET器件及制备方法、电子设备及制备方法，以解决栅极多晶硅层和源极多晶硅层之间的接触面积过大，导致的MOSFET器件电容过大的问题。
[0005]根据本专利技术的第一方面，提供了一种低电容MOSFET器件，包括：具有栅极沟槽的MOSFET器件结构；
[0006]所述栅极沟槽包括：第一栅极沟槽、第二栅极沟槽以及第三栅极沟槽；
[0007]所述MOSFET器件结构包括：源极多晶硅层、栅极多晶硅层以及第一氧化层；
[0008]其中，所述源极多晶硅层、所述栅极多晶硅层以及所述第一氧化层均形成于所述第一栅极沟槽与所述第二栅极沟槽中；其中，所述第一氧化层形成于所述源极多晶硅层的顶端；所述栅极多晶硅层包裹所述第一氧化层；其中，所述第一氧化层中还包括第一缝隙；所述源极多晶硅层还填充于所述第三栅极沟槽中。
[0009]可选的，所述MOSFET器件结构还包括：
[0010]衬底，以及形成于所述衬底上的外延层；其中，所述第一栅极沟槽、所述第二栅极沟槽以及所述第三栅极沟槽形成于所述外延层中，且沿第一方向依次排列；所述第一方向垂直于所述衬底与所述外延层的堆叠方向；
[0011]体区离子注入区与源区离子注入区，形成于所述第一栅极沟槽与所述第二栅极沟槽之间，以及所述第二栅极沟槽与所述第三栅极沟槽之间的所述外延层的表层中；其中，所述源区离子注入区形成于所述体区离子注入区的表面；
[0012]场氧层；形成于所述源极多晶硅层与所述外延层之间，以及所述第三栅极沟槽的沿所述第一方向两侧的所述外延层的表面；其中，所述栅极多晶硅层形成于所述场氧层顶端；
[0013]层间介质层；覆盖所述源区离子注入区与所述栅极沟槽外的所述场氧层的表面。
[0014]可选的，所述MOSFET器件结构还包括：
[0015]若干金属接触塞；所述若干金属接触塞分别形成于所述第一沟槽与所述第二沟槽之间，且贯穿所述层间介质层直至伸入到所述体区离子注入区的中，以及贯穿所述层间介质层直至伸入所述第二栅极沟槽中的所述栅极多晶硅层中，以及贯穿所述层间介质层直至伸入所述第三栅极沟槽中的所述源极多晶硅层中；
[0016]金属接触层，形成于所述层间介质层的表面，且接触所述若干金属接触层。
[0017]根据本专利技术的第二方面，提供了一种低电容MOSFET器件的制备方法，用于制备权本专利技术第一方面的任一项所述的低电容MOSFET器件，包括：
[0018]形成具有所述栅极沟槽的第一MOSFET器件结构；其中，所述栅极沟槽包括：所述第一栅极沟槽、所述第二栅极沟槽以及所述第三栅极沟槽；所述第一MOSFET器件结构包括：所述源极多晶硅层、所述栅极多晶硅层以及栅极氧化层；其中，所述源极多晶硅层、所述栅极多晶硅层以及所述栅极氧化层均形成于所述第一栅极沟槽与所述第二栅极沟槽中；其中，所述栅极氧化层包裹部分所述源极多晶硅层的侧壁以及所述源极多晶硅层顶端；所述栅极多晶硅层包裹所述栅极氧化层；所述源极多晶硅层还填充于所述第三栅极沟槽中；所述栅极多晶硅层还覆盖于所述栅极沟槽外的所述外延层的表面；
[0019]对所述栅极氧化层包裹的部分所述源极多晶硅层进行第一处理，以形成所述第一氧化层与所述第一缝隙；其中，所述第一氧化层包括所述栅极氧化层；所述第一缝隙形成于所述第一氧化层中；
[0020]形成第二MOSFET器件结构；所述MOSFET器件结构包括所述第一MOSFET器件结构与所述第二MOSFET器件结构。
[0021]可选的，所述第一处理包括：退火处理。
[0022]可选的，采用氧化方式进行退火处理；其中，退火温度为：高温：1100c
‑
1150c，或低温：750c
‑
1100c；退火时间为：30min
‑
250min。
[0023]可选的，形成具有栅极沟槽的第一MOSFET器件结构，具体包括：
[0024]提供一衬底；
[0025]在所述衬底上形成所述外延层、所述第一栅极沟槽、所述第二栅极沟槽、所述第三栅极沟槽、所述场氧层以及所述源极多晶硅层；其中，所述场氧层形成于所述第一栅极沟槽与所述第二栅极沟槽中底部的源极多晶硅层，与所述外延层之间，以暴露出部分所述源极多晶硅层；所述场氧层还形成于所述第三沟槽中的所述源极多晶硅层与所述外延层之间，以及所述第三沟槽外的所述外延层的表面；
[0026]形成所述栅极氧化层；
[0027]形成所述栅极多晶硅层。
[0028]可选的，形成栅极氧化层具体包括：
[0029]对第一栅极沟槽与所述第二栅极沟槽中的暴露出来的所述源极多晶硅层的表面进行氧化，形成所述栅极氧化层。
[0030]可选的，对第一栅极沟槽与所述第二栅极沟槽中的暴露出来的所述源极多晶硅层的表面进行氧化时，采用的温度为：高温：1100c
‑
1150c，或低温：750c
‑
1100c；氧化时间为：30min
‑
250min。
[0031]可选的，形成所述第二MOSFET器件结构，具体包括：
[0032]去除所述栅极沟槽外的所述栅极多晶硅层；
[0033]形成所述体区离子注入区与所述源区离子注入区；
[0034]形成所述层间介质层。
[0035]可选的，形成形成所述层间介质层之后还包括：
[0036]形成所述若干金属接触塞与所述金属接触层。
[0037]根据本专利技术的第三方面，提供了一种电子设备，包括本专利技术第一方面的任一项所述的低电容MOSFET器件.
[0038]根据本专利技术的第四方面，提供了一种电子设备的制备方法，利用本专利技术第二方面的任一项所述的低电容MOSFET器件的制备方法制备而成。
[0039]本专利技术提供的一种低电容MOSFET器件，将现有技术中的屏蔽栅结构完全用第一氧化层替代；且第一氧化层中还设置有第一缝隙；由于与源极多晶硅层接触的屏蔽栅完全转换为第一氧化层，因而减小了栅极多晶硅层(Gatepoly)和源极多晶硅层(Sourcepoly)接触的氧化层面积，且第一氧化层内部同时形成有第一缝隙，从而实现了降低器件的电容，提高本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种低电容MOSFET器件，其特征在于，包括：具有栅极沟槽的MOSFET器件结构；所述栅极沟槽包括：第一栅极沟槽、第二栅极沟槽以及第三栅极沟槽；所述MOSFET器件结构包括：源极多晶硅层、栅极多晶硅层以及第一氧化层；其中，所述源极多晶硅层、所述栅极多晶硅层以及所述第一氧化层均形成于所述第一栅极沟槽与所述第二栅极沟槽中；其中，所述第一氧化层形成于所述源极多晶硅层的顶端；所述栅极多晶硅层包裹所述第一氧化层；其中，所述第一氧化层中还包括第一缝隙；所述源极多晶硅层还填充于所述第三栅极沟槽中。2.根据权利要求1所述的低电容MOSFET器件，其特征在于，所述MOSFET器件结构还包括：衬底，以及形成于所述衬底上的外延层；其中，所述第一栅极沟槽、所述第二栅极沟槽以及所述第三栅极沟槽形成于所述外延层中，且沿第一方向依次排列；所述第一方向垂直于所述衬底与所述外延层的堆叠方向；体区离子注入区与源区离子注入区，形成于所述第一栅极沟槽与所述第二栅极沟槽之间，以及所述第二栅极沟槽与所述第三栅极沟槽之间的所述外延层的表层中；其中，所述源区离子注入区形成于所述体区离子注入区的表面；场氧层；形成于所述源极多晶硅层与所述外延层之间，以及所述第三栅极沟槽的沿所述第一方向两侧的所述外延层的表面；其中，所述栅极多晶硅层形成于所述场氧层顶端；层间介质层；覆盖所述源区离子注入区与所述栅极沟槽外的所述场氧层的表面。3.根据权利要求2所述的低电容MOSFET器件，其特征在于，所述MOSFET器件结构还包括：若干金属接触塞；所述若干金属接触塞分别形成于所述第一沟槽与所述第二沟槽之间，且贯穿所述层间介质层直至伸入到所述体区离子注入区的中，以及贯穿所述层间介质层直至伸入所述第二栅极沟槽中的所述栅极多晶硅层中，以及贯穿所述层间介质层直至伸入所述第三栅极沟槽中的所述源极多晶硅层中；金属接触层，形成于所述层间介质层的表面，且接触所述若干金属接触层。4.一种低电容MOSFET器件的制备方法，用于制备权利要求1
‑
3任一项所述的低电容MOSFET器件，其特征在于，包括：形成具有所述栅极沟槽的第一MOSFET器件结构；其中，所述栅极沟槽包括：所述第一栅极沟槽、所述第二栅极沟槽以及所述第三栅极沟槽；所述第一MOSFET器件结构包括：所述源极多晶硅层、所述栅极多晶硅层以及栅极氧化层；其中，所述源极多晶硅层、所述栅极多晶硅层以及所述栅极氧化层均形成于所述第一栅极沟槽与所述第二栅极沟槽中；其中，所述栅极氧化层包裹部分所述源极多晶硅层的侧壁以及所述源极多晶硅层顶端；所述栅极多晶硅层包裹所述栅极氧化层；所述源极多晶硅层还填充于所述第三栅极沟槽中；所述栅极多晶硅层还覆盖于所述栅极沟槽外的所述外延层的表面；对所述栅极氧化层包裹的部分所述源极多晶硅层进行第...
【专利技术属性】
技术研发人员：李艳旭，张凯凯，陈敏，欧新华，袁琼，
申请(专利权)人：上海芯导电子科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。