晶体管器件、半导体封装以及制备晶体管器件的方法技术

公开了晶体管器件、半导体封装以及制备晶体管器件的方法。在实施例中，晶体管器件(10)包括半导体衬底(11)，其包括第一主表面(12)和形成在半导体衬底(11)中的多个晶体管单元(14)。每个晶体管单元(14)包括：第一导电类型的漂移区(29)；被布置在漂移区(29)上的第二导电类型的本体区(30)，第二导电类型与第一导电类型相反；被布置在本体区(30)上的第一导电类型的源极区(31)；柱状场板沟槽(23)，其延伸到半导体衬底(11)的第一主表面(12)中并且包括场板(26)；以及栅极沟槽结构(16)，其延伸到半导体衬底(11)的第一主表面(12)中并且包括栅极电极(18)。第一金属化结构被布置在第一主表面(12)上，提供用于布线接合的第一接触焊盘(33)。在位于半导体衬底(11)的第一主表面(12)的一个或多个第一区域(122)内的晶体管单元(14

【技术实现步骤摘要】
晶体管器件、半导体封装以及制备晶体管器件的方法

技术介绍

[0001]用于功率应用的常见晶体管器件包括SiSi功率MOSFET和Si绝缘栅双极晶体管(IGBT)。US 9,680,004B2公开了一种功率MOSFET，其包括在具有条带形状的栅极沟槽中的金属栅极电极。功率MOSFET还包括在具有柱状或针状形状的场板沟槽中的场板。场板提供电荷补偿，并且提供减小MOSFET器件的面积比导通电阻的机会。
[0002]晶体管器件典型地被容纳在半导体封装中，半导体封装包括衬底或引线框以及用于将封装安装在诸如印刷电路板的重分布板上的引线。晶体管器件被安装在衬底或引线框上，并且例如接合布线的内部电连接被用于将晶体管器件电连接到封装的引线。封装还可以包括覆盖晶体管器件和内部电连接的塑料模制化合物。
[0003]具有甚至更好的性能的晶体管器件和半导体封装将是合期望的。

技术实现思路

[0004]根据本专利技术，提供了一种晶体管器件，其包括半导体衬底，半导体衬底包括第一主表面以及形成在半导体衬底中的多个晶体管单元。每个晶体管单元包括：第一导电类型的漂移区；被布本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶体管器件(10)，包括：半导体衬底(11)，其包括第一主表面(12)和形成在半导体衬底(11)中的多个晶体管单元(14)，其中每个晶体管单元(14)包括：第一导电类型的漂移区(29)；被布置在漂移区(29)上的第二导电类型的本体区(30)，第二导电类型与第一导电类型相反；被布置在本体区(30)上的第一导电类型的源极区(31)；柱状场板沟槽(23)，其延伸到半导体衬底(11)的第一主表面(12)中并且包括场板(26)；栅极沟槽结构(16)，其延伸到半导体衬底(11)的第一主表面(12)中并且包括栅极电极(18)；第一金属化结构，其被布置在第一主表面(12)上，提供用于布线接合的第一接触焊盘(33)，其中在位于半导体衬底(11)的第一主表面(12)的一个或多个第一区域(122)内的晶体管单元(14
′
)内本体区(30)的深度和掺杂水平中的至少之一被局部地增加，其中第一区域(120)中的一个或多个位于第一接触焊盘(33)下方。2.根据权利要求1所述的晶体管器件(10)，其中栅极沟槽结构(16)包括在第一横向方向上延伸的第一区段(35)和在不同于第一横向方向的第二横向方向上延伸的第二区段(36)，其中第二区段(36)与第一区段(35)在相交部处(37)处相交，其中在第一主表面(12)的所述一个或多个第一区域(122)中与在界定柱状场板沟槽(23)的区中相比在栅极沟槽结构(16)的相交部(37)处本体区(30)的深度更大，以及/或者与在界定柱状场板沟槽(23)的区中相比在栅极沟槽结构(16)的相交部(37)处本体区(30)的掺杂水平更高。3.根据权利要求2所述的晶体管器件(10)，其中在第一主表面(12)的所述一个或多个第一区域(122)中，在相邻于栅极沟槽结构的相交部(37)的侧壁的位置处的半导体衬底(11)的最大净掺杂剂浓度是在相邻于柱状场板沟槽(23)的位置处的半导体衬底(11)的最大净掺杂剂浓度的至少1.1倍并且至多二十倍。4.根据权利要求3所述的晶体管器件(10)，其中在所述一个或多个第一区域(122)外部的半导体衬底(11)的第一主表面(12)的第二区域(123)中，在相邻于栅极沟槽结构(16)的相交部(37)的侧壁的位置处的半导体衬底(11)的最大净掺杂剂浓度处于在相邻于柱状场板沟槽的位置处的半导体衬底(11)的最大净掺杂剂浓度的0.9倍和1.09倍的范围内。5.根据权利要求2至4之一所述的晶体管器件(10)，其中相交部(37)的区中的本体区(40)的深度是t
int
，并且相邻于柱状场板沟槽的本体区(30)的深度是t
body
，并且相交部的区中的本体区(40)的掺杂水平是D
int
，并且相邻于柱状场板沟槽的本体区(30)的掺杂水平是D
body
，其中在所述一个或多个第一区域(122)中，t
int
≥t
body
并且/或者D
int
＞1.1D
body
，并且在所述一个或多个第一区域(122)之外的半导体衬底(11)的第一主表面(12)的第二区域(123)中，0.95t
body
＜t
int
＜1.04t
body
以及/或者0.9D
body
＜D
int
＜1.09D
body
。6.根据权利要求1至5之一所述的晶体管器件(10)，其中柱状场板沟槽(23)被布置成规
则阵列，其中栅极沟槽结构的第一区段(35)被布置在柱状场板沟槽(23)中的相邻的柱状场板沟槽之间，并且栅极沟槽结构的第二区段(36)被布置在柱状板沟槽(23)中的相邻的柱状板沟槽之间，其中栅极沟槽结构包括通过多个第一区段(35)与多个第二区段(36)相交并且形成多个相交部(37)而形成的栅格结构，并且栅极电极(18)具有栅格结构。7.根据权利要求6所述的晶体管器件(10)，其中在所述一个或多个第一区域(122)中，与在位于邻近的两个相交部(37)之间的区中相比在相邻于相交部(37)...

【专利技术属性】
技术研发人员：E，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：