【技术实现步骤摘要】
本专利技术涉及半导体器件领域，尤其涉及一种沟槽栅sic mosfet器件结构及制备方法。
技术介绍
1、sic作为一种宽禁带半导体材料，具有击穿场强高，耐高温，且开关频率高等特点，因而使用4h-sic材料制造的sic mosfet器件也非常适用于高温高压高频等工作领域，目前已广泛应用于光伏和新能源领域。
2、沟槽栅结构的sic mosfet器件中，沟道包括4h-sic材料构成的直晶相的沟道和4h-sic材料构成的平面晶相沟道；其中，4h-sic材料垂直晶相的沟道迁移率是平面晶相沟道迁移率的2-4倍，因而，4h-sic材料垂直晶相即可以有效改善沟道电阻，同时消除sicmosfet器件中jfet区域电阻，降低sic mosfet器件整体的电阻，减小了cell pitch，优化元胞密度，因而对于降低芯片成本非常有优势。具体地，当sic mosfet器件是沟槽栅结构的sic mosfet器件时，sic mosfet器件中还包括sic trench mosfet结构，而该结构中的沟槽结构中存在的底部电场集中现象，会引起栅氧临界击穿的可靠性问题。
3、因而，目前业界通过在沟槽结构的底部注入al离子，形成p+屏蔽层，从而优化沟槽结构的底部电场分布情况，从而缓解栅氧击穿问题；但是这样又容易引起电流在漂移层分布不均，导通电阻增大的现象，因此，需要增加电流扩展层(csl)来缓解此现象。
4、可见，在现有的研究中，即使在沟槽结构的底部形成p+屏蔽层可以在一定程度上缓解栅氧击穿问题，但是，栅氧击穿问题依旧是sic t
技术实现思路
1、本专利技术提供一种沟槽栅sic mosfet器件结构及制备方法，以解决如何在在同厚度情况下，降低沟道电阻的同时，提升器件的栅氧耐压能力的问题。
2、根据本专利技术的第一方面提供了一种沟槽栅sic mosfet器件结构，包括：
3、衬底；
4、栅极沟槽；所述栅极沟槽形成于所述衬底中；
5、p-型基区、p+型源极注入区以及n+源极注入区；其中，所述栅极沟槽的沿第一方向两侧的所述衬底中均形成有所述p-型基区、所述p+型源极注入区以及所述n+源极注入区；所述第一方向平行于所述衬底所在平面；其中，所述p+型源极注入区与所述n+源极注入区形成于所述衬底的表层，且所述p+型源极注入区与所述n+源极注入区沿靠近所述栅极沟槽的方向依次排列于所述p-型基区的表面；
6、栅极多晶硅层；
7、栅极介质层；其中，所述栅极介质层包括：第一栅极介质层、第二栅极介质层与第三栅极介质层；所述第一栅极介质层覆盖于所述栅极沟槽的侧壁与底部；所述第二栅极介质层与所述第三栅极介质层沿远离所述第一栅极介质层的方向依次堆叠于所述第一栅极介质层的表面；其中，所述栅极多晶硅层填充于所述栅极沟槽中，且所述第三栅极介质层包裹所述栅极多晶硅层的侧壁与底部；
8、其中，所述衬底的材料为sic；所述第一栅极介质层和所述第三栅极介质层的材料为：二氧化硅；所述第二栅极介质层的材料为氧化铪。
9、可选的，所述第一栅极介质层的厚度为：10-20nm。
10、可选的，所述第二栅极介质层的厚度为：20-40nm。
11、可选的，所述第三栅极介质层的厚度为：10-20nm。
12、可选的，所述第二栅极介质层的材料为氧化铪。
13、可选的，所述沟槽栅sic mosfet器件结构还包括：
14、电流拓展层；所述栅极沟槽的沿所述第一方向两侧的衬底中均形成有所述电流拓展层；且所述p-型基区形成于所述电流拓展层的表面；
15、第一介质层、源极金属层、漏极金属层以及p+型屏蔽区；其中，所述第一介质层形成于所述栅极多晶硅层的顶端，且沿所述第一方向延伸于部分所述n+源极注入区的表面；所述源极金属层包裹所述第一介质层，且覆盖于暴露出来的所述n+源极注入区的表面，以及所述p+型源极注入区的表面；所述p+型屏蔽区形成于所述栅极沟槽底部的所述衬底的表层中；所述漏极金属层形成于所述衬底的背离所述源极金属层的一面。
16、根据本专利技术的第二方面，提供了一种沟槽栅sic mosfet器件结构的制备方法，用于制备本专利技术第一方面的任一项所述的沟槽栅sic mosfet器件结构，包括：
17、提供一所述衬底；
18、形成所述p-型基区、所述p+型源极注入区以及所述n+源极注入区；其中，所述p-型基区与所述n+源极注入区沿第二方向依次堆叠于所述衬底中；所述p+型源极注入区沿所述第一方向形成于所述n+源极注入区的两侧的所述p-型基区的表面；所述第二方向垂直于所述第一方向；
19、刻蚀部分所述n+源极注入区、部分所述p-型基区以及部分所述衬底，以形成所述栅极沟槽；
20、形成所述第一栅极介质层、所述第二栅极介质层、所述第三栅极介质层以及所述栅极多晶硅层；其中，所述第一栅极介质层覆盖于所述栅极沟槽的侧壁与底部；所述第二栅极介质层与所述第三栅极介质层沿远离所述第一栅极介质层的方向依次堆叠于所述第一栅极介质层的表面；所述栅极多晶硅层填充于所述栅极沟槽中，且所述第三栅极介质层包裹所述栅极多晶硅层的侧壁与底部；
21、其中，所述衬底的材料为sic；所述第一栅极介质层和所述第三栅极介质层的材料为：二氧化硅；所述第二栅极介质层的材料为所述高介电常数材料。
22、可选的，形成所述第一栅极介质层、所述第二栅极介质层、所述第三栅极介质层以及所述栅极多晶硅层，具体包括：
23、形成第一栅极介质材料层、第二栅极介质材料层以及第三栅极介质材料层；其中，所述第一栅极介质材料层覆盖于所述栅极沟槽的侧壁和底部，且覆盖于所述栅极沟槽外的器件的表面；所述第二栅极介质材料层与所述第三栅极介质材料层沿远离所述第一栅极介质材料层的方向依次堆叠于所述第一栅介质材料层的表面；
24、形成所述栅极多晶硅层；所述栅极多晶硅层填充于所述栅极沟槽中，且所述第三栅极介质材料层包裹所述栅极多晶硅层的侧壁与底部；
25、去除所述栅极沟槽外的所述第一栅极介质材料层、所述第二栅极介质材料层以及所述第三栅极介质材料层，以以在所述栅极沟槽中形成所述第一栅极介质层、所述第二栅极介质层、所述第三栅极介质层。
26、可选的，形成所述第一栅极介质材料层时采用的方法为：干氧工艺。
27、可选的，形成所述第一栅极介质材料层之后还包括：在含氮环境下，进行退火处理。
28、可选的，形成第二栅极介质材料层时采用的方法为原子层沉积工艺。
29、可选的，采用所述原子层沉积工艺形成所述第二栅极介质材料层时，反应源包括：四二乙基氨基铪和水；载气和清洗气体包括：氮气；反应腔体温度范围为：200℃-300℃。
30、可选的，形成第三栅极介质材料层时采用的方法为原子层沉积工艺。...
【技术保护点】
1.一种沟槽栅SiC MOSFET器件结构，其特征在于，包括：
2.根据权利要求1所述的沟槽栅SiC MOSFET器件结构，其特征在于，所述第一栅极介质层的厚度为：10-20nm。
3.根据权利要求1所述的沟槽栅SiC MOSFET器件结构，其特征在于，所述第二栅极介质层的厚度为：20-40nm。
4.根据权利要求1所述的沟槽栅SiC MOSFET器件结构，其特征在于，所述第三栅极介质层的厚度为：10-20nm。
5.根据权利要求1所述的沟槽栅SiC MOSFET器件结构，其特征在于，所述沟槽栅SiCMOSFET器件结构还包括：
6.一种沟槽栅SiC MOSFET器件结构的制备方法，用于制备权利要求1-5任一项所述的沟槽栅SiC MOSFET器件结构，其特征在于，包括：
7.根据权利要求6所述的沟槽栅SiC MOSFET器件结构的制备方法，其特征在于，形成所述第一栅极介质层、所述第二栅极介质层、所述第三栅极介质层以及所述栅极多晶硅层，具体包括：
8.根据权利要求7所述的沟槽栅SiC MOSFET器
9.根据权利要求7所述的沟槽栅SiC MOSFET器件结构的制备方法，其特征在于，形成所述第一栅极介质材料层之后还包括：在含氮环境下，进行退火处理。
10.根据权利要求7所述的沟槽栅SiC MOSFET器件结构的制备方法，其特征在于，形成第二栅极介质材料层时采用的方法为原子层沉积工艺。
11.根据权利要求10所述的沟槽栅SiC MOSFET器件结构的制备方法，其特征在于，采用所述原子层沉积工艺形成所述第二栅极介质材料层时，反应源包括：四二乙基氨基铪和水；载气和清洗气体包括：氮气；反应腔体温度范围为：200℃-300℃。
12.根据权利要求7所述的沟槽栅SiC MOSFET器件结构的制备方法，其特征在于，形成第三栅极介质材料层时采用的方法为原子层沉积工艺。
13.根据权利要求12所述的沟槽栅SiC MOSFET器件结构的制备方法，其特征在于，采用原子层沉积工艺形成所述第三栅极介质材料层时，采用的反应源包括：硅烷和水，反应腔体温度范围为100℃-350℃。
14.根据权利要求13所述的沟槽栅SiC MOSFET器件结构的制备方法，其特征在于，形成所述第三栅极介质材料层之后还包括：进行退火处理。
15.根据权利要求6所述的沟槽栅SiC MOSFET器件结构的制备方法，其特征在于，形成所述P-型基区、所述P+型源极注入区以及所述N+源极注入区时还包括：
16.根据权利要求15所述的沟槽栅SiC MOSFET器件结构的制备方法，其特征在于，刻蚀部分所述N+源极注入区、部分所述P-型基区以及部分所述衬底时，还包括：
17.根据权利要求16所述的沟槽栅SiC MOSFET器件结构的制备方法，其特征在于，形成所述栅极沟槽之后，还包括：
18.根据权利要求17所述的沟槽栅SiC MOSFET器件结构的制备方法，其特征在于，形成所述第一栅极介质层、所述第二栅极介质层、所述第三栅极介质层以及所述栅极多晶硅层之后还包括：
19.一种电子设备，其特征在于，包括权利要求1-5任一项所述的沟槽栅SiC MOSFET器件结构。
20.一种电子设备的制备方法，其特征在于，包括权利要求6-18任一项所述的沟槽栅SiC MOSFET器件结构的制备方法。
...【技术特征摘要】
1.一种沟槽栅sic mosfet器件结构，其特征在于，包括：
2.根据权利要求1所述的沟槽栅sic mosfet器件结构，其特征在于，所述第一栅极介质层的厚度为：10-20nm。
3.根据权利要求1所述的沟槽栅sic mosfet器件结构，其特征在于，所述第二栅极介质层的厚度为：20-40nm。
4.根据权利要求1所述的沟槽栅sic mosfet器件结构，其特征在于，所述第三栅极介质层的厚度为：10-20nm。
5.根据权利要求1所述的沟槽栅sic mosfet器件结构，其特征在于，所述沟槽栅sicmosfet器件结构还包括：
6.一种沟槽栅sic mosfet器件结构的制备方法，用于制备权利要求1-5任一项所述的沟槽栅sic mosfet器件结构，其特征在于，包括：
7.根据权利要求6所述的沟槽栅sic mosfet器件结构的制备方法，其特征在于，形成所述第一栅极介质层、所述第二栅极介质层、所述第三栅极介质层以及所述栅极多晶硅层，具体包括：
8.根据权利要求7所述的沟槽栅sic mosfet器件结构的制备方法，其特征在于，形成所述第一栅极介质材料层时采用的方法为：干氧工艺。
9.根据权利要求7所述的沟槽栅sic mosfet器件结构的制备方法，其特征在于，形成所述第一栅极介质材料层之后还包括：在含氮环境下，进行退火处理。
10.根据权利要求7所述的沟槽栅sic mosfet器件结构的制备方法，其特征在于，形成第二栅极介质材料层时采用的方法为原子层沉积工艺。
11.根据权利要求10所述的沟槽栅sic mosfet器件结构的制备方法，其特征在于，采用所述原子层沉积工艺形成所述第二栅极介质材料...
【专利技术属性】
技术研发人员：庞亚楠，陈敏，欧新华，袁琼，孙国臻，安原，
申请(专利权)人：上海芯导电子科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。