【技术实现步骤摘要】
本技术涉及半导体器件集成领域，尤其涉及一种基于开路失效模式的保护芯片的结构与电子设备。
技术介绍
1、当前对保护类的芯片，要求其vin端能够具有40v左右的耐压，同时要求浪涌等级较高，一旦超过浪涌能力后，只能自身损坏，而不会对其保护的电路造成损坏。
2、当前技术方案是通过在保护芯片的vin与gnd之间直接外接一个tvs，用于提高输入端的浪涌等级；主要存在两个缺点：
3、1、pcb布局上会占用空间，增加成本；
4、2、浪涌能量一旦超过tvs，tvs击穿成短路状态，而当tvs上的打线熔断后，浪涌能量直接作用到保护芯片上，保护芯片也被浪涌能量击穿，表现为短路，最终整个系统损坏。事实上，芯片在遇到浪涌时，当前整个市场是不存在失效模式表现为开路的保护芯片；都是在浪涌能量过大，保护芯片呈短路的失效模式；一旦保护芯片呈短路模式，就无法有效的保护其后级芯片，最终整个系统在浪涌作用下损坏。
5、因而，研发一种可以更好的保护后级的电路，并可以减小布局空间和生产成本的失效模式为开路状态的保护芯片，成为本领域技术人员亟待要解决的技术重点。
技术实现思路
1、本技术提供一种基于开路失效模式的保护芯片的结构与电子设备，以解决如何通过tvs与保护芯片集成的方式形成开路失效模式保护芯片，以更好的保护后级电路的问题。
2、根据本技术的第一方面，提供了一种基于开路失效模式的保护芯片的结构，包括：
3、瞬态电压抑制二极管、保护芯片、第一熔断打线、第
4、其中，所述瞬态电压抑制二极管的阴极通过所述第一熔断打线连接所述封装体的vin引脚，所述瞬态电压抑制二极管的阳极电性连接于所述基岛上；其中，所述基岛接到所述封装体的gnd引脚上；
5、所述保护芯片的vin引脚通过所述第一导电打线连接所述瞬态电压抑制二极管的阴极；所述保护芯片的vout引脚通过所述第二导电打线连接所述封装体的vout引脚；所述保护芯片的gnd引脚通过所述第三导电打线连接所述封装体的gnd引脚；
6、其中，当工作电压小于所述瞬态电压抑制二极管的反向截止电压时，所述瞬态电压抑制二极管处于截止状态；
7、当出现大于所述反向截止电压的浪涌电压时，所述瞬态电压抑制二极管导通，所述第一熔断打线与所述瞬态电压抑制二极管泄放脉冲能量；
8、或者当出现大于所述反向截止电压的浪涌电压时，所述瞬态电压抑制二极管导通，所述第一熔断打线熔断，所述瞬态电压抑制二极管泄放脉冲能量；
9、当浪涌电压超出所述瞬态电压抑制二极管的承受范围后，所述瞬态电压抑制二极管被击穿导致短路，此时所述第一熔断打线熔断。
10、可选的，所述第一熔断打线的数量为两个或两个以上。
11、可选的，所述第一熔断打线的线径小于所述第一导电打线的线径。
12、可选的，所述第一熔断打线的数量小于所述第一导电打线的数量。
13、可选的，所述第一熔断打线的额定电流范围适配于浪涌等级对应的电流。
14、可选的，所述瞬态电压抑制二极管的浪涌的功率范围、反向截止电压范围以及过电流能力均适配于所述浪涌等级。
15、可选的，所述基于开路失效模式的保护芯片的结构还包括第四导电打线；所述保护芯片中还设置有：pad引脚；其中，所述保护芯片中的所述pad引脚通过所述第四导电打线连接到所述封装体的功能pad引脚。
16、根据本技术的第二方面，提供了一种电子设备，包括本技术的第一方面的任一项所述的基于开路失效模式的保护芯片的结构。
17、本技术提供的基于开路失效模式的保护芯片的结构，通过将瞬态电压抑制二极管与保护芯片设置于基岛上，且封装在封装体内；其中，瞬态电压抑制二极管的阴极通过第一熔断打线连接封装体的vin引脚，瞬态电压抑制二极管的阳极电性连接于基岛上；其中，基岛接到封装体的gnd引脚上；保护芯片的vin引脚通过第一导电打线连接瞬态电压抑制二极管的阴极；保护芯片的vout引脚通过第二导电打线连接封装体的vout引脚；保护芯片的gnd引脚通过第三导电打线连接封装体的gnd引脚；其中，第一熔断打线的阻抗高于第一导电打线的阻抗。即：采用集成的方式和巧妙的打线设计方案，由于第一熔断打线的阻抗高于第一导电打线的阻抗，因而可以实现：当出现大于所述反向截止电压的浪涌电压时，所述瞬态电压抑制二极管导通，所述第一熔断打线熔断，所述瞬态电压抑制二极管泄放脉冲能量；或者
18、当浪涌电压超出瞬态电压抑制二极管的承受范围后，瞬态电压抑制二极管被击穿导致短路，此时第一熔断打线熔断，以保护其后级电路免受浪涌的危害的技术效果，同时避免了tvs长时间短路会导致电路起火的问题，还降低了生产成本和布局空间。
本文档来自技高网...【技术保护点】
1.一种基于开路失效模式的保护芯片的结构，其特征在于，包括：
2.根据权利要求1所述的基于开路失效模式的保护芯片的结构，其特征在于，所述第一熔断打线的数量为两个或两个以上。
3.根据权利要求2所述的基于开路失效模式的保护芯片的结构，其特征在于，所述第一熔断打线的线径小于所述第一导电打线的线径。
4.根据权利要求3所述的基于开路失效模式的保护芯片的结构，其特征在于，所述第一熔断打线的数量小于所述第一导电打线的数量。
5.根据权利要求4所述的基于开路失效模式的保护芯片的结构，其特征在于，所述第一熔断打线的额定电流范围适配于浪涌等级对应的电流。
6.根据权利要求5所述的基于开路失效模式的保护芯片的结构，其特征在于，所述瞬态电压抑制二极管的浪涌的功率范围、反向截止电压范围以及过电流能力均适配于所述浪涌等级。
7.根据权利要求6所述的基于开路失效模式的保护芯片的结构，其特征在于，所述基于开路失效模式的保护芯片的结构还包括第四导电打线；所述保护芯片中还设置有：PAD引脚；其中，所述保护芯片中的所述PAD引脚通过所述第四导
8.一种电子设备，其特征在于，包括权利要求1-7任一项所述的基于开路失效模式的保护芯片的结构。
...【技术特征摘要】
1.一种基于开路失效模式的保护芯片的结构，其特征在于，包括：
2.根据权利要求1所述的基于开路失效模式的保护芯片的结构，其特征在于，所述第一熔断打线的数量为两个或两个以上。
3.根据权利要求2所述的基于开路失效模式的保护芯片的结构，其特征在于，所述第一熔断打线的线径小于所述第一导电打线的线径。
4.根据权利要求3所述的基于开路失效模式的保护芯片的结构，其特征在于，所述第一熔断打线的数量小于所述第一导电打线的数量。
5.根据权利要求4所述的基于开路失效模式的保护芯片的结构，其特征在于，所述第一熔断打线的额定电流范围适配于...
【专利技术属性】
技术研发人员：张葳，符志岗，欧新华，袁琼，陈敏，
申请(专利权)人：上海芯导电子科技股份有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。