半导体结构及其形成方法技术

一种半导体结构及其形成方法，半导体结构包括：基底；第一互连结构，位于所述基底内；介质叠层，位于所述基底上，所述介质叠层包括由下至上依次堆叠的第一刻蚀停止层、第一金属层间介质层、第二刻蚀停止层和第二金属层间介质层；第二互连结构，贯穿所述第一互连结构顶部的介质叠层，所述第二互连结构包括通孔互连结构、以及与所述通孔互连结构的顶面相连的互连层，所述互连层至少位于所述第二金属层间介质层和部分厚度的所述第二刻蚀停止层内，所述通孔互连结构贯穿所述互连层底部的剩余厚度的介质叠层，所述通孔互连结构的横向尺寸小于所述互连层的横向尺寸，所述第二互连结构与所述第一互连结构电连接。本发明专利技术实施例提高了半导体器件的性能。体器件的性能。体器件的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十个器件的规模，大规模集成电路的布线更为复杂，两层以上的多层金属互连结构广泛使用。
[0003]大马士革结构作为一种互连结构，其可以采用先沟槽再通孔(Trench First Via Last)、先通孔再沟槽(Via First Trench Last)或沟槽和通孔同步形成(Trench and Via all in one)的技术制作。
[0004]但是，目前半导体器件的性能仍有待提高。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，有利于提高半导体器件的性能。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底；第一互连结构，位于所述基底内；介质叠层，位于所述基底上，所述介质叠层包括由下至上依次堆叠的第一刻蚀停止层、第一金属层间介质层、第二刻蚀停止层和第二金属层间介质层；第二互连结构，贯穿所述第一互连结构顶部的介质叠层，所述第二互连结构包括通孔互连结构、以及与所述通孔互连结构的顶面相连的互连层，所述互连层至少位于所述第二金属层间介质层和部分厚度的所述第二刻蚀停止层内，所述通孔互连结构贯穿所述互连层底部的剩余厚度的介质叠层，所述通孔互连结构的横向尺寸小于所述互连层的横向尺寸，所述第二互连结构与所述第一互连结构电连接。
[0007]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底内形成有第一互连结构；在所述基底上形成介质叠层，所述介质叠层包括由下至上依次堆叠的第一刻蚀停止层、第一金属层间介质层、第二刻蚀停止层和第二金属层间介质层；在所述第二金属层间介质层上形成图形化的硬掩膜层，所述硬掩膜层内形成有位于所述第一互连结构上方的第一掩膜开口；在所述第一掩膜开口底部的第二金属层间介质层和第二刻蚀停止层内形成第一初始通孔，所述第一初始通孔贯穿所述第二金属层间介质层和第二刻蚀停止层，且暴露出所述第一金属层间介质层顶面，所述第一初始通孔的横向尺寸小于所述第一掩膜开口的横向尺寸；形成所述第一初始通孔后，以所述硬掩膜层为掩膜，至少去除所述第一掩膜开口底部的第二金属层间介质层、第一金属层间介质层和第一刻蚀停止层，在所述第二金属层间介质层中形成沟槽，在所述第一金属层间介质层和第一刻蚀停止层中形成露出所述第一互连结构的通孔，所述通孔顶部和所述沟槽底部相连通；在所述通孔内形成通孔互连结构，在所述沟槽内形成互连层，所述通孔互连结构和互连层构成第二互连结构，所述第二互连结构与所述第一互连结构电连接。
[0008]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0009]本专利技术实施例提供的半导体结构，介质叠层包括由下至上依次堆叠的第一刻蚀停止层、第一金属层间介质层、第二刻蚀停止层和第二金属层间介质层，第二互连结构的互连层至少位于所述第二金属层间介质层和部分厚度的所述第二刻蚀停止层，在形成所述第二互连结构的过程中，通常需要图形化介质叠层，以形成用于容纳互连层的沟槽、以及用于容纳通孔互连结构的通孔，其中，在第一金属层间介质层和第一刻蚀停止层中形成露出所述第一互连结构的通孔时，所述第二刻蚀停止层能够在去除第一金属层间介质层的过程中，对第一金属层间介质层的顶面起到保护作用，减小所述第一金属层间介质层的厚度损耗，从而在减小对沟槽深度的影响的同时，有利于使所述通孔贯穿所述第一金属层间介质层，进而增大了形成所述通孔的工艺窗口，相应地，提高了所述第二互连结构与第一互连结构电连接效果，因此提高了所述半导体器件的性能。
[0010]本专利技术实施例提供的半导体结构的形成方法中，介质叠层包括由下至上依次堆叠的第一刻蚀停止层、第一金属层间介质层、第二刻蚀停止层和第二金属层间介质层，因此，以硬掩膜层为掩膜，至少去除第一掩膜开口底部的第一金属层间介质层和第一刻蚀停止层，在第一金属层间介质层和第一刻蚀停止层中形成露出所述第一互连结构的通孔时，所述第二刻蚀停止层能够在去除第一金属层间介质层的过程中，对第一金属层间介质层的顶面起到保护作用，减小所述第一金属层间介质层的厚度损耗，从而在减小对沟槽深度的影响的同时，使所述通孔能够贯穿所述第一金属层间介质层，进而增大了形成所述通孔的工艺窗口，相应地，提高了所述第二互连结构与第一互连结构电连接效果，因此提高了所述半导体器件的性能。
附图说明
[0011]图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0012]图6是本专利技术半导体结构一实施例的结构示意图；
[0013]图7是本专利技术半导体结构另一实施例的结构示意图；
[0014]图8至图13是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图；
[0015]图14至图21是本专利技术半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
具体实施方式
[0016]由
技术介绍
可知，目前半导体结构的性能有待提高。现结合一种半导体结构的形成方法分析半导体结构性能有待提高的原因。图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图。
[0017]参考图1，提供基底(图未示)，所述基底内形成有第一互连结构101；在所述基底上形成刻蚀停止层102和位于所述刻蚀停止层102上的金属层间介质层103；在所述金属层间介质层103上形成图形化的硬掩膜层104，所述硬掩膜层104内形成有第一掩膜开口105。
[0018]参考图2，在所述金属层间介质层103和所述硬掩膜层104上形成具有第二掩膜开口106的光刻掩膜层107，所述第二掩膜开口106在所述金属层间介质层103表面的投影位于
所述第一掩膜开口105内部。
[0019]参考图3，以所述光刻掩膜层107为掩膜，去除所述第二掩膜开口106底部的部分厚度的所述金属层间介质层103，形成所述第一通孔108，所述第一通孔108的横向尺寸小于所述第一掩膜开口105的横向尺寸。
[0020]参考图4，去除所述光刻掩膜层107；在去除所述光刻掩膜层107后，以所述硬掩膜层104为掩膜，去除所述第一掩膜开口105底部的所述金属层间介质层103和所述刻蚀停止层102，在所述金属层间介质层103中形成沟槽109，在剩余厚度的所述金属层间介质层103和刻蚀停止层102中形成露出所述互连结构101的通孔110，所述通孔110顶部和所述沟槽109底部相连通。
[0021]参考图5，在所述通孔110内形成通孔互连结构111，在所述沟槽109内形成互连层112，所述通孔互连结构111和互连层112构成第二互连结构113，所述第二互连结构113与所述第一互连结构101电连接。
[0022]集成电路产品对后段布线的金属阻值有着特殊的要求，例如，对于布线电阻敏感设计的芯片，则希望获得更小的金属电阻，相应的，这要求提高金属层间本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底；第一互连结构，位于所述基底内；介质叠层，位于所述基底上，所述介质叠层包括由下至上依次堆叠的第一刻蚀停止层、第一金属层间介质层、第二刻蚀停止层和第二金属层间介质层；第二互连结构，贯穿所述第一互连结构顶部的介质叠层，所述第二互连结构包括通孔互连结构、以及与所述通孔互连结构的顶面相连的互连层，所述互连层至少位于所述第二金属层间介质层和部分厚度的所述第二刻蚀停止层内，所述通孔互连结构贯穿所述互连层底部的剩余厚度的介质叠层，所述通孔互连结构的横向尺寸小于所述互连层的横向尺寸，所述第二互连结构与所述第一互连结构电连接。2.如权利要求1所述的半导体结构，其特征在于，所述互连层贯穿所述第二金属层间介质层和部分厚度的所述第二刻蚀停止层，所述通孔互连结构贯穿所述互连层底部的剩余厚度的第二刻蚀停止层、第一金属层间介质层和第一刻蚀停止层；或者，所述互连层贯穿所述第二金属层间介质层和第二刻蚀停止层，所述通孔互连结构贯穿所述互连层底部的第一金属层间介质层和第一刻蚀停止层内；或者，所述互连层贯穿所述第二金属层间介质层、第二刻蚀停止层和部分厚度的所述第一金属层间介质层，所述通孔互连结构贯穿所述互连层底部的剩余厚度的第一金属层间介质层和第一刻蚀停止层。3.如权利要求1所述的半导体结构，其特征在于，所述互连层贯穿所述第二金属层间介质层、第二刻蚀停止层和部分厚度的所述第一金属层间介质层，所述互连层具有预设厚度，所述第二金属层间介质层和第二刻蚀停止层的总厚度占所述互连层的预设厚度的比例为34.13％至80.96％。4.如权利要求1所述的半导体结构，其特征在于，所述互连层贯穿所述第二金属层间介质层、第二刻蚀停止层和部分厚度的所述第一金属层间介质层；所述第二刻蚀停止层厚度小于所述第一刻蚀停止层厚度。5.如权利要求1所述的半导体结构，其特征在于，所述第二刻蚀停止层的材料与所述第一刻蚀停止层的材料相同。6.如权利要求1所述的半导体结构，其特征在于，所述第二金属层间介质层与所述第一金属层间介质层的材料相同。7.如权利要求1所述的半导体结构，其特征在于，所述第二刻蚀停止层的厚度为700埃至1500埃。8.如权利要求1所述的半导体结构，其特征在于，所述第一刻蚀停止层的厚度为500埃至1000埃。9.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底内形成有第一互连结构；在所述基底上形成介质叠层，所述介质叠层包括由下至上依次堆叠的第一刻蚀停止层、第一金属层间介质层、第二刻蚀停止层和第二金属层间介质层；在所述第二金属层间介质层上形成图形化的硬掩膜层，所述硬掩膜层内形成有位于所述第一互连结构上方的第一掩膜开口；
在所述第一掩膜开口底部的第二金属层间介质层和第二刻蚀停止层内形成第一初始通孔，所述第一初始通孔贯穿所述第二金属层间介质层和第二刻蚀停止层，且暴露出所述第一金属层间介质层顶面，所述第一初始通孔的横向尺寸小于所述第一掩膜开口的横向尺寸；形成所述第一初始通孔后，以所述硬掩膜层为掩膜，至少去除所述第一掩膜开口底部的第二金属层间介质层、第一金属层间介质层和第一刻蚀停止层，在所述第二金属层间介质层中形成沟槽，在所述第一金属层间介质层和第一刻蚀停止层中形成露出所述第一互连结构的通孔，所述通孔顶部和所述沟槽底部相连通；在所述通孔内形成通孔互连结构，在所述沟槽内形成互连层，所述通孔互连结构和互连层构成...

【专利技术属性】
技术研发人员：罗超，石强，高长城，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：