半导体装置制造方法及图纸

半导体装置具有：n型的漂移层；p型的基区；沟槽，其以贯通基区而到达漂移层的方式在深度方向上延伸；绝缘膜，其形成于沟槽的内表面；栅极沟槽，其被绝缘膜包围；p型的柱区，其设置于漂移层中的沟槽的底部位置。漂移层具有：第一区域，其具有第一浓度峰值；第二区域，其设置在比沟槽深的位置且与柱区对应的位置，并具有比第一浓度峰值低的第二浓度峰值。第一浓度峰值低的第二浓度峰值。第一浓度峰值低的第二浓度峰值。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置


[0001]本公开涉及半导体装置。

技术介绍

[0002]例如IGBT(Insulated Gate Bipolar Transistor)等半导体装置，已知有能够实现低导通电阻化的沟槽栅极构造(例如参照专利文献1)。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本特开2018
‑
120990号公报

技术实现思路

[0006]专利技术要解决的课题
[0007]然而，在沟槽栅极构造的半导体装置中，低导通电阻化和高耐压化是折衷的关系。因此，在兼顾低导通电阻化和高耐压化方面还有改善的余地。
[0008]用于解决课题的手段
[0009]解决上述课题的半导体装置，具有：第一导电型的漂移层；第二导电型的体区，其形成在所述漂移层的表面侧；沟槽，其以贯通所述体区而到达所述漂移层的方式在深度方向上延伸；绝缘膜，其形成在所述沟槽的内表面；栅极电极，其被所述绝缘膜包围；第二导电型的柱区，其设置在所述漂移层中的所述沟槽的底部位置，所述漂移层具有：第一区域，其具有第一浓度峰值；以及第二区域，其设置在比所述沟槽深的位置且与所述柱区对应的位置，并具有比所述第一浓度峰值低的第二浓度峰值。
[0010]专利技术效果
[0011]根据上述半导体装置，能够实现低导通电阻化和高耐压化的兼顾。
附图说明
[0012]图1是半导体装置的一实施方式的俯视图。
[0013]图2为表示半导体装置的主单元区域的截面构造的一例的剖视图。
[0014]图3是图2的一部分的放大图。
[0015]图4是表示半导体装置的漂移层的深度与杂质浓度的关系的曲线图。
[0016]图5是针对半导体装置的制造方法的一实施方式，对其制造工序进行说明的说明图。
[0017]图6是对半导体装置的制造方法的制造工序的一例进行说明的说明图。
[0018]图7是对半导体装置的制造方法的制造工序的一例进行说明的说明图。
[0019]图8是对半导体装置的制造方法的制造工序的一例进行说明的说明图。
[0020]图9是对半导体装置的制造方法的制造工序的一例进行说明的说明图。
[0021]图10是对半导体装置的制造方法的制造工序的一例进行说明的说明图。
[0022]图11是对半导体装置的制造方法的制造工序的一例进行说明的说明图。
[0023]图12是表示实验例1的半导体装置的主单元区域的截面构造的一例的剖视图。
[0024]图13是表示实验例2的半导体装置的主单元区域的截面构造的一例的剖视图。
[0025]图14是表示半导体装置的漂移层的深度与电场强度的关系的曲线图。
[0026]图15是表示半导体装置关断时的集电极
‑
发射极间饱和电压与损耗的关系的曲线图。
[0027]图16是表示半导体装置开通时的集电极
‑
发射极间饱和电压与损耗的关系的曲线图。
[0028]图17是表示半导体装置驱动时的集电极
‑
发射极间饱和电压与损耗的合计的关系的曲线图。
[0029]图18是表示半导体装置关断时的集电极
‑
发射极间电压、栅极
‑
发射极间电压以及集电极电流的推移的曲线图。
[0030]图19是针对变更例的半导体装置，表示主单元区域及二极管单元区域的截面构造的一例的剖视图。
[0031]图20是针对变更例的半导体装置，表示主单元区域及二极管单元区域的截面构造的一例的剖视图。
[0032]图21是针对变更例的半导体装置，表示主单元区域及二极管单元区域的截面构造的一例的剖视图。
[0033]图22是针对变更例的半导体装置，表示主单元区域及二极管单元区域的截面构造的一例的剖视图。
[0034]图23是针对变更例的半导体装置，表示主单元区域及其周围区域的截面构造的一例的剖视图。
[0035]图24是针对变更例的半导体装置，表示主单元区域的截面构造的一例的剖视图。
具体实施方式
[0036]以下，参照附图对半导体装置的实施方式进行说明。以下所示的实施方式例示用于将技术思想具体化的结构、方法，各构成部件的材质、形状、构造、配置、尺寸等不限于下述内容。
[0037](半导体装置的结构)
[0038]参照图1，对半导体装置10的一实施方式的结构进行说明。
[0039]如图1所示，本实施方式的半导体装置10是沟槽栅极型IGBT(Insulated Gate Bipolar Transistor)。该半导体装置10例如在车载用逆变器装置中用作开关元件。
[0040]半导体装置10例如形成为矩形平板状。在本实施方式中，半导体装置10的装置主面10s例如形成为正方形。在本实施方式中，装置主面10s的一边的长度为3.5mm左右。即，本实施方式的半导体装置10的芯片尺寸为3.5mm
□
。半导体装置10具有：装置主面10s、朝向相反侧的装置背面10r(参照图2)、形成在装置主面10s与装置背面10r之间的4个装置侧面10a～10d。装置侧面10a～10d例如是将装置主面10s和装置背面10r相连的面，与装置主面10s和装置背面10r双方正交。
[0041]半导体装置10具有发射极电极21、栅极电极22以及集电极电极27(参照图3)作为
用于与半导体装置10的外部连接的外部电极。
[0042]发射极电极21是构成IGBT的发射极的电极，是半导体装置10的主电流流过的电极。发射极电极21形成于装置主面10s。在发射极电极21中的比y方向的中央靠近装置侧面10c且x方向的中央，形成有凹部21a。凹部21a朝向装置侧面10c开口。
[0043]栅极电极22是构成IGBT的栅极的电极，是从半导体装置10的外部供给用于驱动半导体装置10的驱动电压信号的电极。栅极电极22形成于装置主面10s。栅极电极22形成在发射极电极21的凹部21a内。
[0044]图2所示的集电极电极27是构成IGBT的集电极的电极，是半导体装置10的主电流流过的电极。即，在半导体装置10中，主电流从集电极电极27流向发射极电极21。集电极电极27构成装置背面10r。
[0045]如图1的虚线所示，半导体装置10具有：形成有多个主单元11A(参照图2)的主单元区域11；以包围主单元区域11的方式设置于主单元区域11的外侧的外周区域12。在本实施方式中，主单元区域11是构成IGBT的区域。也可以说外周区域12是主单元区域11以外的区域。
[0046]在主单元区域11设置有发射极电极21。发射极电极21遍及主单元区域11的大部分地形成。从z方向观察，发射极电极21具有沿着主单元区域11的形状的形状。在z方向上与栅极电极22重叠的位置没有形成主单元11A。即，主单元区域11具有以避开栅极电极22的方本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，具有：第一导电型的漂移层；第二导电型的体区，其形成在所述漂移层的表面侧；沟槽，其以贯通所述体区而到达所述漂移层的方式在深度方向上延伸；绝缘膜，其形成在所述沟槽的内表面；栅极电极，其被所述绝缘膜包围；第二导电型的柱区，其设置在所述漂移层中的所述沟槽的底部位置，所述漂移层具有：第一区域，其具有第一浓度峰值；以及第二区域，其设置在比所述沟槽深的位置且与所述柱区对应的位置，并具有比所述第一浓度峰值低的第二浓度峰值。2.根据权利要求1所述的半导体装置，其中，以相互分离地排列的状态设置有多个所述沟槽，与所述多个沟槽对应地设置有多个所述柱区。3.根据权利要求2所述的半导体装置，其中，所述第一区域设置于在所述沟槽的排列方向上相邻的所述沟槽之间，所述第二区域设置于在所述沟槽的排列方向上相邻的所述柱区之间。4.根据权利要求3所述的半导体装置，其中，所述第一区域设置在所述漂移层中的与所述体区的界面附近。5.根据权利要求3或4所述的半导体装置，其中，作为与所述柱区对应的位置，所述第二区域具有在所述沟槽的深度方向上设置于与所述柱区相同的位置的部分。6.根据权利要求3～5中任一项所述的半导体装置，其中，作为与所述柱区对应的位置，所述第二区域具有在所述沟槽的深度方向上设置于与所述柱区偏离的位置的部分。7.根据权利要求2～6中任一项所述的半导体装置，其中，在所述沟槽的排列方向上相邻的沟槽之间的距离为所述沟槽的宽度尺寸以下。8.根据权利要求1～7中任一项所述的半导体装置，其中，所述柱区形成为覆盖所述沟槽的底部整体。9.根据权利要求1～8中任一项所述的半导体装置，其中...

【专利技术属性】
技术研发人员：村崎耕平，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：