本发明专利技术提供了一种加速恢复集成电路老化的电路及装置，包括：集成电路，还包括PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、NMOS管N1、NMOS管N2、NMOS管N3以及NMOS管N4；还包括控制端，所述控制端分别与PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、NMOS管N1、NMOS管N2、NMOS管N3以及NMOS管N4的栅极电连接，通过控制MOS管的通断调节集成电路工作状态。本发明专利技术提出的电路可以有效加速集成电路两种老化的恢复，从而缓解负载老化所引起的集成电路性能退化。解负载老化所引起的集成电路性能退化。解负载老化所引起的集成电路性能退化。
【技术实现步骤摘要】
加速恢复集成电路老化的电路及装置
[0001]本专利技术涉及老化恢复电路
，具体地，涉及一种加速恢复集成电路老化的电路及装置。
技术介绍
[0002]集成电路老化由多种物理效应引起，其中引起晶体管老化的最主要机制为负偏置温度不稳定性(NBTI)，引起互连线老化的最主要机制为电迁移(EM)，基于两种核心老化机制都具有可逆性。
[0003]目前缓解集成电路老化的电路结构以及控制方法主要以缓解单一老化现象为主，无法同时抑制多种老化。而缓解负温度偏置不稳定性BTI老化的电路结构及控制方法主要以通过调节输入向量来改变晶体管栅源电压或调节信号占空比为主，无法最大化改善老化现象。而缓解电迁移老化的电路结构及控制方法主要以加大互连线宽度的方式为主，造成绕线资源浪费和面积开销增加。
[0004]在公开号为CN114499488A的中国专利文献中，公开了一种缓解集成电路老化的电路结构及控制方法，该文献方案通过精简电路结构，减小晶体管阈值电压的偏移量，有效抑制NBTI效应对集成电路老化程度的影响，但是该方案主要集中于缓解NBTI效应，且只能用于要待机的集成电路中，而且会造成额外的面积开销。
[0005]在申请号为US9086865B2的美国专利文献中，公开了一种加速恢复NBTI效应的电路结构，通过调换负载电路的VDD和VSS端，但是该方法主要集中于缓解NBTI效应，需要额外引入多个晶体管以及多路选择器等逻辑单元，带来较大的面积开销。
技术实现思路
[0006]针对现有技术中的缺陷，本专利技术的目的是提供一种加速恢复集成电路老化的电路及装置。
[0007]根据本专利技术提供的一种加速恢复集成电路老化的电路，包括：
[0008]集成电路，所述集成电路包括依次连接的VDD管脚、VDD电源传输网络和负载电路VDD端；包括依次连接的VCC管脚、VCC电源传输网络和负载电路VCC端；
[0009]还包括PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、NMOS管N1、NMOS管N2、NMOS管N3以及NMOS管N4；
[0010]所述PMOS管P1分别连接VDD管脚和VDD电源传输网络，所述PMOS管P2分别连接VDD端口和VSS电源传输网络，所述PMOS管P3分别连接VSS电源传输网络和负载电路VDD端口，所述PMOS管P4分别连接VDD电源传输网络和负载电路VDD端口；
[0011]所述NMOS管N1分别连接VSS管脚和VSS电源传输网络，所述NMOS管N2分别连接VSS管脚和VDD电源传输网络，所述NMOS管N3分别连接VDD电源传输网络和负载电路VSS端，所述NMOS管N4分别连接VSS电源传输网络和负载电路VSS端；
[0012]还包括控制端，所述控制端分别与PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、NMOS
管N1、NMOS管N2、NMOS管N3以及NMOS管N4的栅极电连接，通过控制MOS管的通断调节集成电路工作状态。
[0013]优选地，所述集成电路工作状态包括正常工作状态，该状态下PMOS管P1、PMOS管P4、NMOS管N1和NMOS管N4为打开状态，PMOS管P2、PMOS管P3、NMOS管N2和NMOS管N3为关闭状态。
[0014]优选地，所述集成电路工作状态包括EM加速恢复状态，该状态下PMOS管P2、PMOS管P3、NMOS管N2和NMOS管N3为开启状态，PMOS管P1、PMOS管P4、NMOS管N1和NMOS管N4为关闭状态。
[0015]优选地，所述集成电路工作状态包括BTI加速恢复状态，该状态下PMOS管P1、PMOS管P3、NMOS管N1和NMOS管N3为开启状态，PMOS管P2、PMOS管P4、NMOS管N2和NMOS管N4为关闭状态。
[0016]优选地，所述PMOS管P1的漏极连接VDD管脚，所述PMOS管P1的源极连接VDD电源传输网络；所述PMOS管P2的源极连接VDD管脚，所述PMOS管P2的漏极连接VSS电源传输网络；所述PMOS管P3的源极连接负载电路的VDD端口，所述PMOS管P3的漏极连接VSS电源传输网络；所述PMOS管P4的源极连接VDD电源传输网络，PMOS管P4的漏极连接负载电路VDD端口；
[0017]所述NMOS管N1的漏极连接VSS管脚，所述NMOS管N1的源极连接VSS电源传输网络；所述NMOS管N2的漏极连接VDD电源传输网络，所述NMOS管N2的源极连接VSS管脚；所述NMOS管N3的漏极连接VDD电源传输网络，所述NMOS管N3的源极连接负载电路的VSS端口；所述NMOS管N4的源极连接VSS电源传输网络，所述NMOS管N4的漏极连接负载电路的VSS端口。
[0018]本专利技术公开了一种加速恢复集成电路老化的装置，包含上述的加速恢复集成电路老化的电路。
[0019]与现有技术相比，本专利技术具有如下的有益效果：
[0020]1、本专利技术通过在现有集成电路的基础上只增加8个晶体管，对于集成电路正常工作不产生影响以及不大规模增加面积开销的前提下，一种电路同时实现电迁移老化和负温度偏置不稳定性老化的加速恢复，从而极大延长集成电路的寿命。
[0021]2、本专利技术通过采用简单的控制方法，实现三种使用模式的迅速切换，在电迁移老化加速恢复的同时负载可以正常运行，有效解决了由于老化恢复所带来的电路停歇状态，从而抑制了老化对于集成电路的影响，并且降低生产成本和功耗成本。
[0022]本专利技术的其他有益效果，将在具体实施方式中通过具体技术特征和技术方案的介绍来阐述，本领域技术人员通过这些技术特征和技术方案的介绍，应能理解所述技术特征和技术方案带来的有益技术效果。
附图说明
[0023]通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：
[0024]图1为本专利技术中加速恢复集成电路老化的电路结构示意图；
[0025]图2为本专利技术中加速恢复集成电路老化的电路各状态对应的晶体管真值表。
具体实施方式
[0026]下面结合具体实施例对本专利技术进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本专利技术，但不以任何形式限制本专利技术。应当指出的是，对本领域的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干变化和改进。这些都属于本专利技术的保护范围。
[0027]本专利技术公开了一种加速恢复集成电路老化的电路，参照图1所示，包括：
[0028]集成电路，所述集成电路包括依次连接的VDD管脚、VDD电源传输网络和负载电路VDD端；包括依次连接的VCC管脚、VCC电源传输网络和负载电路VCC端。
[0029]还包括8个晶体管，其中4个P型晶体管，4个N型晶体管，分别为PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、NMOS管N1、NMOS管N2、NMOS管N3以及NMOS管N4。
[0030]所述PMOS本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种加速恢复集成电路老化的电路，其特征在于，包括：集成电路，所述集成电路包括依次连接的VDD管脚、VDD电源传输网络和负载电路VDD端；包括依次连接的VCC管脚、VCC电源传输网络和负载电路VCC端；还包括PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、NMOS管N1、NMOS管N2、NMOS管N3以及NMOS管N4；所述PMOS管P1分别连接VDD管脚和VDD电源传输网络，所述PMOS管P2分别连接VDD端口和VSS电源传输网络，所述PMOS管P3分别连接VSS电源传输网络和负载电路VDD端口，所述PMOS管P4分别连接VDD电源传输网络和负载电路VDD端口；所述NMOS管N1分别连接VSS管脚和VSS电源传输网络，所述NMOS管N2分别连接VSS管脚和VDD电源传输网络，所述NMOS管N3分别连接VDD电源传输网络和负载电路VSS端，所述NMOS管N4分别连接VSS电源传输网络和负载电路VSS端；还包括控制端，所述控制端分别与PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、NMOS管N1、NMOS管N2、NMOS管N3以及NMOS管N4的栅极电连接，通过控制MOS管的通断调节集成电路工作状态。2.根据权利要求1所述的加速恢复集成电路老化的电路，其特征在于，所述集成电路工作状态包括正常工作状态，该状态下PMOS管P1、PMOS管P4、NMOS管N1和NMOS管N4为打开状态，PMOS管P2、PMOS管P3、NMOS管N2和NMOS管N3为关闭状态。3.根据权利要求1所述的加速恢复集成电路老化的电路，其特征在于，所述集成电路工作状态...
【专利技术属性】
技术研发人员：郭鑫斐，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。