一种可忽略面积开销的模拟电路单粒子瞬态加固的方法技术

本发明专利技术提供了一种可忽略面积开销的模拟电路单粒子瞬态加固的方法，适用于体硅CMOS工艺下的模拟电路，例如共源级(CS)放大器、电荷泵、带隙基准、锁相环等。本方法采用将CMOSFET器件的源极和体极相连接(BTS)的加固方法(RHBD)来减少电荷收集并抑制模拟电路中SET引起的扰动。MOSFET的体级分别与各自的源极相连，以消除体效应。通过将源极和体极相结合的BTS方法，不仅消除了体效应，而且提高了MOSFET器件的抗SET能力。本方法普遍适用于模拟电路的辐射加固，本方法可应用于任何具有堆叠晶体管的模拟电路结构，例如电荷泵、带隙参考、锁相环等。与已有的SET加固方法相比，本方法更适用、更简单，且不会导致面积和功耗损失。且不会导致面积和功耗损失。且不会导致面积和功耗损失。

【技术实现步骤摘要】
一种可忽略面积开销的模拟电路单粒子瞬态加固的方法


[0001]本专利技术涉及模拟电路单粒子瞬态加固
，具体而言，涉及一种可忽略面积开销的模拟电路单粒子瞬态加固的方法。

技术介绍

[0002]辐射效应是当前宇航用集成电路(IC)面临的一个严峻挑战，单粒子瞬态(SET)是导致IC失效的最重要原因之一，模拟电路中的SET会导致输出信号发生扰动，可能导致电路系统失效，所以对SET进行加固设计是宇航用模拟集成电路必须要解决的重要议题。重离子入射到模拟电路中的敏感区域，会发生能量沉积并在CMOS器件中产生电离电荷，这些电荷会发生漂移、扩散和寄生双极效应，从而导致CMOS器件漏极电压坍塌，从而发生SET，先进已经有不少关于SET的加固技术，但是这些技术都存在一定的局限性。因此我们对此做出改进，提出一种可忽略面积开销的模拟电路单粒子瞬态加固的方法。

技术实现思路

[0003]本专利技术的目的在于：针对目前存在的
技术介绍
提出的问题。为了实现上述专利技术目的，本专利技术提供了以下技术方案：一种可忽略面积开销的模拟电路单粒子瞬态加固的方法，包括以下步骤：步骤一、通过三维混合模式TCAD进行模拟；模拟的具体过程是在具有源极退化的单晶体管共源(CS)放大器上进行的，并且在TCAD中以两指配置对被击中的PMOS晶体管进行建模，退化CS放大器可以使输入和输出电压线性化，并广泛应用于高精度信号处理；BTS配置的基本条件是必须有一个堆叠结构；不直接连接到Vdd/Vss的晶体管可以通过BTS技术来硬化；对CS放大器的M1进行分析；在每种模拟情况下，M1的N零偏置有两种配置，连接到源极(BTS配置)或连接到Vdd(正常配置)，其中其他因素保持不变；
[0004]步骤二、TCAD进行设备模拟的过程中使用了P衬底体CMOS器件；CMOS器件的结构和掺杂分布被校准为用于DC和AC(瞬态)校准的40nm商业SPICE模型的结构和掺杂物分布；晶体管的尺寸、间距和零配置符合布局设计规则；根据设置每个晶体管的尺寸和偏置，使得器件在饱和区域中工作；
[0005]作为本专利技术优选的技术方案，步骤三、在TCAD模拟过程中，重离子撞击被模拟为以轨道为轴的电子
‑
空穴对柱；模拟中使用的离子具有30MeV
·
cm2/mg的线性能量转移(LET)；LET值沿着重离子轨道保持恒定；离子轨道的长度和半径分别为10μm和0.025μm；进行模拟了被撞击晶体管漏极中心的离子撞击。
[0006]作为本专利技术优选的技术方案，步骤四：在模拟电路中，晶体管在大范围的偏置条件取决于输入端的信号电平；模拟电路的输入和输出特性进行模拟；在不同的零偏置配置中，模拟的电特性几乎相似；当电路的输入电压在0.35V和0.55V之间时，PMOS晶体管工作在饱和区域，放大器工作在线性区域。
[0007]作为本专利技术优选的技术方案，步骤五：选择三个输入电压(0.35V、0.45V和0.55V)来分析输入条件对SET的影响；当偏置条件改变时，撞击位置、入射角和其他条件保持不变；
输入条件和使用不同零偏置配置获得的瞬态电压脉冲之间的关系；在两个CS放大器中产生的瞬态电压显示出不同的分布；对于零连接到源极的被触发晶体管，瞬态电压脉冲的振幅低于零连接到Vdd的被触发的晶体管的振幅；由于粒子撞击后产生电荷，M1的状态被驱动到“开启”，高电平的瞬态电压脉冲在各种输入电压下保持恒定。
[0008]作为本专利技术优选的技术方案，偏置条件当输入偏置为0.45V时，SET缓解比较中；曲线表示当零接触连接到对应晶体管的源极时的SET形状；通过BTS配置的电路将SET电压脉冲的幅度降低了45％。
[0009]作为本专利技术优选的技术方案，偏置条件采用了
±
100mV的阈值；幅度超过100mV(约为满刻度的10％)的事件；在正常配置中，被撞击的PMOS在脉冲持续时间和脉冲幅度方面都表现出更强的瞬态；仿真结果表明，SET脉冲宽度为对于正常配置为3.25ns，对于具有100mV阈值电压的BTS配置为1.22ns；BTS技术将SET脉冲宽度从正常配置减少了62％以上。
[0010]作为本专利技术优选的技术方案，在离子撞击之前，沿着源极
‑
沟道
‑
漏极水平剖面线存在漏极/零和源极/零反向偏置PN结；离子撞击后，两个PN结的电场减小，但在两种零偏置配置中仍然存在；尽管电子势垒仍然存在，但在粒子撞击后电阻较低，并且P+漏极电势倾向于坍塌到N零；由于BTS配置具有较低的N零电势，因此与离子撞击后的正常配置相比，BTS配置的SET幅度较低。
[0011]作为本专利技术优选的技术方案，BTS硬化技术减少了由漏极节点收集的空穴的数量；由于电荷的产生，M1在离子撞击后“开启”；漏极和源极收集空穴，而N零收集电子用于PMOS中的电荷收集过程；根据电荷守恒原理：
[0012]必须满足以下条件：QD+QS＝QNW
[0013]其中QD、QS和QNW分别表示由漏极、源极和N零收集的电荷。
[0014]作为本专利技术优选的技术方案，BTS配置中零偏置电压的降低，离子撞击后流向N零的电子越来越少，保留了电子与空穴重新结合，在BTS配置中将由漏极收集的空穴和SET峰值减少。
[0015]作为本专利技术优选的技术方案，运算放大器在模拟和混合信号电路，低损耗(LDO)稳压器、带隙(BG)基准、模数转换器(ADC)、数模转换器(DAC)、比较器设置在电路配置中；M1和M2差分输入晶体管采用BTS硬化技术来评估ASET缓解的有效性；在SET模拟之前进行功能验证；两种零偏置配置的电路性能大致相等；195MHz的增益带宽(GBW)和70的相位裕度(PM)，为运算放大器获得模拟的2k点工艺失配的1σ偏移电压为正常配置为6.7mV，BTS配置为6.36mV；不同的N零偏置配置对电路性能的影响可以忽略不计。
[0016]与现有技术相比，本专利技术的有益效果：在本专利技术的方案中：本方法提供了一种普适性强、简单易行的模拟电路SET加固方法，可应用于任何具有堆叠晶体管的模拟电路结构，例如电荷泵、带隙参考、锁相环等。相比已有的SET加固方法，本方法更适用、更简单，且不会导致大的面积和功耗损失。权利要求将MOSFET的体极与源极相连，以消除体效应，从而减少电荷收集并抑制SET；通过采用BTS技术，达到SET缓解效果。
附图说明
[0017]图1为本专利技术提供的BTS连接示意图；
[0018]图2为本专利技术提供的运算放大器电路；
[0019]图3为本专利技术提供的CS放大器的输入和输出特性结构示意图。
具体实施方式
[0020]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本专利技术实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。
[0021]因此，以下对本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的部分实施例。基于本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可忽略面积开销的模拟电路单粒子瞬态加固的方法，其特征在于，包括以下步骤：步骤一、通过三维混合模式TCAD进行模拟；模拟的具体过程是在具有源极退化的单晶体管共源(CS)放大器上进行的，并且在TCAD中以两指配置对被击中的PMOS晶体管进行建模，退化CS放大器可以使输入和输出电压线性化，并广泛应用于高精度信号处理；BTS配置的基本条件是必须有一个堆叠结构；不直接连接到Vdd/Vss的晶体管可以通过BTS技术来硬化；对CS放大器的M1进行分析；在每种模拟情况下，M1的N零偏置有两种配置，连接到源极(BTS配置)或连接到Vdd(正常配置)，其中其他因素保持不变；步骤二、TCAD进行设备模拟的过程中使用了P衬底体CMOS器件；CMOS器件的结构和掺杂分布被校准为用于DC和AC(瞬态)校准的40nm商业SPICE模型的结构和掺杂物分布；晶体管的尺寸、间距和零配置符合布局设计规则；根据设置每个晶体管的尺寸和偏置，使得器件在饱和区域中工作。2.根据权利要求1所述的可忽略面积开销的模拟电路单粒子瞬态加固的方法，其特征在于，步骤三、在TCAD模拟过程中，重离子撞击被模拟为以轨道为轴的电子
‑
空穴对柱；模拟中使用的离子具有30MeV
·
cm2/mg的线性能量转移(LET)；LET值沿着重离子轨道保持恒定；离子轨道的长度和半径分别为10μm和0.025μm；进行模拟了被撞击晶体管漏极中心的离子撞击。3.根据权利要求2所述的可忽略面积开销的模拟电路单粒子瞬态加固的方法，其特征在于，步骤四：在模拟电路中，晶体管在大范围的偏置条件取决于输入端的信号电平；模拟电路的输入和输出特性进行模拟；在不同的零偏置配置中，模拟的电特性几乎相似；当电路的输入电压在0.35V和0.55V之间时，PMOS晶体管工作在饱和区域，放大器工作在线性区域。4.根据权利要求3所述的可忽略面积开销的模拟电路单粒子瞬态加固的方法，其特征在于，步骤五：选择三个输入电压(0.35V、0.45V和0.55V)来分析输入条件对SET的影响；当偏置条件改变时，撞击位置、入射角和其他条件保持不变；输入条件和使用不同零偏置配置获得的瞬态电压脉冲之间的关系；在两个CS放大器中产生的瞬态电压显示出不同的分布；对于零连接到源极的被触发晶体管，瞬态电压脉冲的振幅低于零连接到Vdd的被触发的晶体管的振幅；由于粒子撞击后产生电荷，M1的状态被驱动到“开启”，高电平的瞬态电压脉冲在各种输入电压下保持恒定。5.根据权利要求4所述的可忽略面积开销的模拟电路单粒子瞬态加固的方法，其特征在于，偏置条件当输入...

【专利技术属性】
技术研发人员：郭阳，梁斌，陈建军，池雅庆，罗登，孙晗晗，王珣，沈凡，郭昊，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：