半导体存储器装置制造方法及图纸

提供了一种半导体存储器装置。该半导体存储器装置包括：层间绝缘层、嵌入在层间绝缘层中的多个第一接触焊盘、嵌入在层间绝缘层中并且布置在多个第一接触焊盘上的第一功函数调整图案、以及布置在多个第一功函数调整图案上的多个下电极。的多个下电极。的多个下电极。

【技术实现步骤摘要】
半导体存储器装置
[0001]相关申请的交叉引用
[0002]本申请基于并要求于2022年5月3日在韩国知识产权局提交的韩国专利申请No.10
‑
2022
‑
0055029的优先权，所述申请的公开以引用方式全文并入本文中。


[0003]本公开涉及一种半导体存储器装置。

技术介绍

[0004]最近，由于微型化半导体工艺技术的迅速发展，已经加快了存储器产品的高度集成，因此，大大减少了单位单元面积，并且降低了半导体存储器装置的工作电压。例如，在半导体存储器装置(诸如动态随机存取存储器(DRAM)和NAND闪速存存储器)中，由对应于1比特的单位存储器单元占用的面积减少，从而导致出现新的缺陷因素和质量劣化因素。

技术实现思路

[0005]公开的实施例提供具有改进的可靠性的半导体存储器装置。
[0006]根据本公开的方面，一种半导体存储器装置包括：衬底；层间绝缘层，其形成在衬底上；多个第一接触焊盘，其嵌入在层间绝缘层中；多个第一功函数调整图案，其嵌入在层间绝缘层中并且布置在多个第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，包括：衬底；层间绝缘层，其形成在所述衬底上；多个第一接触焊盘，其嵌入在所述层间绝缘层中；多个第一功函数调整图案，其嵌入在所述层间绝缘层中并且分别布置在所述多个第一接触焊盘上，所述多个第一功函数调整图案被配置为调整包括所述多个第一接触焊盘的结构的功函数；多个下电极，其分别布置在所述多个第一功函数调整图案上；上电极，其覆盖所述多个下电极；以及介电层，其布置在所述上电极和所述多个下电极之间。2.根据权利要求1所述的半导体存储器装置，其中，所述多个第一功函数调整图案中的每一个功函数调整图案包括金属硫族化合物。3.根据权利要求1所述的半导体存储器装置，其中，所述多个第一功函数调整图案中的每一个功函数调整图案包括：掺杂有N型掺杂剂的WS2、MoS2、WSe2、MoSe2、MoS2、TaTe2、VTe2、NbTe2、TaSe2、VSe2、NbSe2、TaS2、VS2、NbS2、VSe2、TaS2、TiTe2、TiSe2、TiS2和石墨烯中的任意一种。4.根据权利要求1所述的半导体存储器装置，其中，包括在所述多个第一功函数调整图案中的材料的功函数大于包括在所述多个第一接触焊盘中的材料的功函数。5.根据权利要求1所述的半导体存储器装置，其中，所述多个第一接触焊盘包括钨，并且所述多个第一功函数调整图案中的每一个包括具有等于或大于4.6eV的功函数的材料。6.根据权利要求1所述的半导体存储器装置，其中，所述多个第一功函数调整图案中的每一个的厚度在1nm至10nm的范围中。7.根据权利要求1所述的半导体存储器装置，还包括分别布置在所述多个第一功函数调整图案上的多个第二接触焊盘，其中，所述多个第二接触焊盘包括与所述多个第一接触焊盘的材料相同的材料。8.根据权利要求1所述的半导体存储器装置，还包括分别布置在所述多个第一功函数调整图案上的多个第二功函数调整图案，其中，所述多个第二功函数调整图案包括与所述多个第一功函数调整图案的材料不同的材料。9.根据权利要求8所述的半导体存储器装置，其中，所述多个第一接触焊盘包括钨，并且所述多个第一功函数调整图案和所述多个第二功函数调整图案中的每一个包括具有等于或大于4.6eV的功函数的材料。10.根据权利要求8所述的半导...

【专利技术属性】
技术研发人员：全寅铎，林汉镇，丁炯硕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：