半导体结构及其形成方法技术

一种半导体结构及其形成方法，所述方法通过在第一掩膜层中第一槽内形成沿所述第一方向(X方向)延伸的切割层，使得所述切割层将所述第一槽分割成沿所述第一方向间隔排布的多个第一沟槽，可以消除现有的光刻工艺和设计规则的限制，在不增加光罩数量的前提下，使得第一沟槽的长度进一步缩短，并使得第一方向(X方向)上的相邻第一沟槽之间的头到头距离进一步增加，进而使得后续形成的第一互连线的长度进一步缩短，并使得第一方向上的相邻第一互连线之间的头到头距离进一步增加，从而可以消除因第一互连线的长度过大且相邻第一互连线之间的头到头距离较小所导致的寄生电容的增加，有利于提高所形成的半导体结构的性能。利于提高所形成的半导体结构的性能。利于提高所形成的半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
[0003]光刻(Photolithography)技术是常用的一种图形化方法，是半导体制造工艺中最为关键的生产技术。随着半导体工艺节点的不断减小，自对准双重图形化(Self
‑
aligned double patterning，SADP)方法成为近年来受到青睐的一种图形化方法，该方法能够增加形成于衬底上的图形的密度，进一步缩小相邻两个图形的间距(Pitch)，从而使光刻工艺克服光刻分辨率的极限。
[0004]随着半导体结构尺寸的进一步缩小，现有的光刻工艺对于后段制程中互连线的形成造成了限制，影响了所形成的半导体结构的性能。

技术实现思路

[0005]本专利技术解决的问题是提供一种半导体结构及其形成方法，提高所形成的半导体结构的性能。
[0006]为解决上述问题，本专利技术提供了一种半导体结构的形成方法，包括：
[0007]提供基底，所述基底包括待刻蚀层；
[0008]在所述待刻蚀层上形成第一掩膜层，所述第一掩膜层中具有沿第一方向延伸的第一槽；
[0009]在所述第一槽内形成沿所述第一方向延伸的切割层，所述切割层所述第一槽分割成沿所述第一方向间隔排列的多个第一沟槽；
[0010]以所述第一掩膜层和所述切割层为掩膜图形化所述待刻蚀层，形成位于所述第一沟槽底部的第一互连槽。
[0011]可选地，所述第一槽为一个或多个；
[0012]当所述第一槽为多个时，多个所述第一槽沿第二方向间隔排列；所述第二方向与所述第一方向垂直；
[0013]所述切割层沿所述第二方向横跨多个所述第一槽。
[0014]可选地，所述切割层的材料包括低温氧化物。
[0015]可选地，所述切割层的关键尺寸大于或等于56nm，且所述切割层的长度大于或等于20nm。
[0016]可选地，在形成所述切割层之前，还包括：在所述第一槽的侧壁形成侧墙层；
[0017]形成所述切割层之后，还包括：在所述第一掩膜层中形成沿第一方向延伸的第二沟槽，所述第二沟槽沿第二方向与所述第一沟槽间隔排列；所述第二方向与所述第一方向
垂直；
[0018]以所述第一掩膜层和所述切割层为掩膜图形化所述待刻蚀层的过程中，还在所述待刻蚀层中形成位于第二沟槽底部的第二互连槽；
[0019]形成所述第一沟槽和所述第二互连槽之后，去除所述切割层和所述侧墙层和所述第一掩膜层。
[0020]可选地，形成所述侧墙层和切割层的步骤包括：
[0021]形成保形覆盖所述第一槽的底部和侧壁、以及所述第一掩膜层顶部表面的侧墙材料层；
[0022]形成覆盖所述侧墙材料层的第二掩膜层，所述第二掩膜层具有第一开口，沿所述第一方向所述第一开口暴露出部分所述第一槽底部上的侧墙材料层；
[0023]在所述第一开口底部的第一槽内填充切割材料层，形成所述切割层；
[0024]形成所述切割层之后，去除所述第二掩膜层；
[0025]去除所述第二掩膜层之后，刻蚀去除位于所述第一槽底部和所述第一掩膜层的顶部表面的侧墙材料层，保留位于所述第一槽侧壁的侧墙材料层作为所述侧墙层。
[0026]可选地，所述侧墙材料层的形成工艺包括原子层沉积工艺。
[0027]可选地，所述侧墙层的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种。
[0028]可选地，沿所述第二方向所述第一开口的底部还暴露出部分位于所述第一槽侧壁的侧墙材料层。
[0029]可选地，形成所述第二沟槽的工艺为干法刻蚀工艺。
[0030]可选地，所述待刻蚀层包括介电层。
[0031]可选地，所述介电层的材料包括低K介质材料和超低K介质材料中至少一种。
[0032]可选地，所述待刻蚀层还包括位于所述介电层上的硬掩模材料层和位于所述硬掩模材料层上的刻蚀停止层。
[0033]可选地，所述硬掩模材料层的材料包括氮化钛、碳化钨、氧化硅、碳氧化硅和碳氮氧化硅中至少一种。
[0034]可选地，所述刻蚀停止层的材料包括无定形硅、氮化硅、硅酸乙酯、氮氧化硅、氮碳化硅和氧化硅中的一种或多种。
[0035]相应地，本专利技术实施例还提供了一种半导体结构，包括：
[0036]基底，所述基底包括待刻蚀层；
[0037]位于所述待刻蚀层上的第一掩膜层，所述第一掩膜层中形成有第一槽，所述第一槽沿第一方向延伸；
[0038]切割层，位于所述第一槽内且沿所述第一方向延伸，且所述切割层将所述第一槽分割成沿所述第一方向间隔排布的多个第一沟槽。
[0039]可选地，所述半导体结构还包括：
[0040]侧墙层，位于所述第一槽的侧壁；
[0041]第二沟槽，沿第一方向延伸且沿第二方向与所述第一槽间隔排列；所述第二方向与所述第一方向垂直。
[0042]可选地，所述第一槽为一个或多个；
[0043]当所述第一槽为多个时，多个所述第一槽沿第二方向间隔排列；；所述第二方向与所述第一方向垂直；
[0044]所述切割层沿所述第二方向横跨多个所述第一槽。
[0045]与现有技术相比，本专利技术的技术方案具有以下优点：
[0046]本专利技术实施例中提供的一种半导体结构的形成方法，包括：提供基底，所述基底包括待刻蚀层；在所述待刻蚀层上形成第一掩膜层，所述第一掩膜层中具有沿第一方向延伸的第一槽；在所述第一槽内形成沿所述第一方向延伸的切割层，所述切割层将所述第一槽分割成沿所述第一方向间隔排列的多个第一沟槽；以所述第一掩膜层和所述切割层为掩膜图形化所述待刻蚀层，形成位于所述第一沟槽底部的第一互连槽。
[0047]可以看出，在第一掩膜层中的第一槽内形成沿所述第一方向延伸的切割层，使得所述切割层将所述第一槽分割成沿所述第一方向间隔排列的多个第一沟槽，可以消除现有的光刻工艺和设计规则(Design Rule，DR)的限制，在不增加光罩数量的前提下，使得第一沟槽的长度进一步缩短，并使得第一方向上的相邻第一沟槽之间的头到头(Head To Head，HTH)距离进一步增加，进而使得后续形成的第一互连线的长度进一步缩短，并使得第一方向上的相邻第一互连线之间的头到头距离进一步增加，从而可以消除因第一互连线的长度过大且相邻第一互连线之间的头到头距离较小所导致的寄生电容的增加，有利于提高所形成的半导体结构的性能。
附图说明
[0048]图1是本专利技术实施例的一种半导体结构的示意图。
[0049]图2至图10是本专利技术实施例的一种半导体结构的形成方法各步骤对应的中间结构示意本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括待刻蚀层；在所述待刻蚀层上形成第一掩膜层，所述第一掩膜层中具有沿第一方向延伸的第一槽；在所述第一槽内形成沿所述第一方向延伸的切割层，所述切割层将所述第一槽分割成沿所述第一方向间隔排布的多个第一沟槽；以所述第一掩膜层和所述切割层为掩膜图形化所述待刻蚀层，形成位于所述第一沟槽底部的第一互连槽。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一槽为一个或多个；当所述第一槽为多个时，多个所述第一槽沿第二方向间隔排列；所述第二方向与所述第一方向垂直；所述切割层沿所述第二方向横跨多个所述第一槽。3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述切割层的材料包括低温氧化物。4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述切割层的关键尺寸大于或等于56nm，且所述切割层的长度大于或等于20nm。5.根据权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述切割层之前，还包括：在所述第一槽的侧壁形成侧墙层；形成所述切割层之后，还包括：在所述第一掩膜层中形成沿第一方向延伸的第二沟槽，所述第二沟槽沿第二方向与所述第一沟槽间隔排列；所述第二方向与所述第一方向垂直；以所述第一掩膜层和所述切割层为掩膜图形化所述待刻蚀层的过程中，还在所述待刻蚀层中形成位于第二沟槽底部的第二互连槽；形成所述第一沟槽和所述第二互连槽之后，去除所述切割层、所述侧墙层和所述第一掩膜层。6.根据权利要求5所述的半导体结构的形成方法，其特征在于，形成所述侧墙层和切割层的步骤包括：形成保形覆盖所述第一槽的底部和侧壁、以及所述第一掩膜层顶部表面的侧墙材料层；形成覆盖所述侧墙材料层的第二掩膜层，所述第二掩膜层具有第一开口，沿所述第一方向所述第一开口暴露出部分所述第一槽底部上的侧墙材料层；在所述第一开口底部的第一槽内形成所述切割层；形成所述切割层之后，去除所述第二掩膜层；去除所述第二掩膜层之后，刻蚀去除位于所述第一槽底部和所述第一掩膜层的顶部表面的侧墙材料层，保留位于所述第一槽侧壁的侧墙材料层作为所述侧墙层。7.根据权利要...

【专利技术属性】
技术研发人员：吴轶超，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：