一种基于fail周期的ATE测试方法及系统技术方案

本发明专利技术公开了一种基于fail周期的ATE测试方法及系统，属于半导体测试技术领域，具体包括：书写波形数据文件并进行编译，将波形数据文件转化为FPGA阵列能够识别的格式；将编译后的波形数据加载至FPGA阵列，开始运行波形指令到FPGA阵列，FPGA阵列收集失败数据并存储到内存模块中，从预设的索引开始存储，波形运行结束后，从内存模块中识别失败数据；若识别出失败数据，则进行解析，记录失败数据的索引和通道，将最后一条失败数据的索引设置给FPGA阵列，重新运行波形文件，FPGA阵列从该索引开始存储失败数据；若未识别出失败数据，则停止捕获；本发明专利技术通过周期性的捕获，从而获取了完整的失败数据。的失败数据。的失败数据。

【技术实现步骤摘要】
一种基于fail周期的ATE测试方法及系统


[0001]本专利技术涉及半导体测试
，具体涉及一种基于fail周期的ATE测试方法及系统。

技术介绍

[0002]在ATE测试过程中，通常是工程师书写发给待测芯片的波形数据（pattern），编译成FPGA可以识别的格式，加载到FPGA中，然后运行pattern，给待测芯片指定的不同波形，但是可能会由于工程师的书写疏忽，波形可能会有错误，导致测试失败。
[0003]通常情况下，测试结果只会反馈待测芯片是失败的还是成功的，并没有详细的失败说明，这对于工程师在调试过程中寻找失败的原因很困难，目前市场上也有失败数据的分析工具，但是由于FPGA内部存储空间的大小限制，也只能存储一部分详细fail数据，对于失败数据数量较多的待测芯片，存在调试瓶颈，因此本专利技术提供了一种基于fail周期的ATE测试方法及系统。

技术实现思路

[0004]本专利技术的目的在于提供一种基于fail周期的ATE测试方法及系统，解决以下技术问题：通常情况下，测试结果只会反馈待测芯片是失败的还是成功的，并没有详细的失败说明，同时只能存储一部分详细fail数据，对于失败数据数量较多的待测芯片，存在调试瓶颈。
[0005]本专利技术的目的可以通过以下技术方案实现：一种基于fail周期的ATE测试方法及系统，包括以下步骤：书写pattern文件，所述pattern文件用于指定待测芯片每个通道的每个周期的波形，对pattern文件进行编译，将pattern文件转化为FPGA阵列能够识别的数据格式；将编译后的pattern数据加载至FPGA阵列，开始运行pattern指令到FPGA阵列，FPGA阵列收集fail数据并存储到Hram模块中，从预设的vector index开始存储，pattern运行结束后，从Hram模块中识别fail数据；若识别出fail数据，则对fail数据进行解析，将fail数据的vector index和channel记录下来，将最后一条fail数据的vector index设置给FPGA阵列，重新运行pattern文件，FPGA阵列从该vector index开始存储fail数据；若未识别出fail数据，则停止捕获。
[0006]作为本专利技术进一步的方案：所述fail数据包括fail channel、fail edge、vector index 和vector信息，所述fail数据从预设的vector index开始存储至Hram模块中，一次存储包括512个周期。
[0007]作为本专利技术进一步的方案：所述fail数据中包含每个通道4个edge的信息，每个edge占用一个bit，这个bit为1，表示fail。
[0008]作为本专利技术进一步的方案：识别fail数据的具体过程为：步骤一：FPGA阵列收到start消息，开始运行pattern文件，FPGA阵列从每个周期的vector中，提取出每个通道使用的波形数据，并将所述波形数据传递给时序发生器；步骤二：时序发生器收到所述波形数据后，生成对应的波形，系统根据波形输出对应的电压传递至待测芯片；步骤三：待测芯片收到输入的电压后，经过内部运算，输出期望电压至待测芯片的输出通道，待测芯片的输出通道再将输出的电压传递到PE芯片中；步骤四：PE芯片根据预设的期望电压和实际电压做对比，如果和期望电压和实际电压不一致，则认为该周期失败，并将该周期失败的vector信息存入Hram模块中。
[0009]作为本专利技术进一步的方案：输出对应的电压的过程为：时序发生器将波形传递给PE芯片，PE芯片识别波形为高电平或低电平，根据识别结果调用PPMU供电模块输出对应的电压。
[0010]作为本专利技术进一步的方案：所述波形数据包括TS number和波形index。
[0011]作为本专利技术进一步的方案：对fail数据解析的过程为：每次运行pattern文件后，Hram模块中都会存储512个周期的fail数据，获取本次运行的fail数据，将最后一条fail的vector index设置成下一次运行pattern文件中捕获fail数据的起始vector，并将该vector index发送至FPGA阵列，直到捕获不到fail数据为止。
[0012]作为本专利技术进一步的方案：所述vector index用于标识在所有vector中当前vector的位置。
[0013]一种基于fail周期的ATE测试系统，包括FPGA阵列、时序发生器、Harm模块、PE芯片和PPMU供电模块。
[0014]本专利技术的有益效果：本专利技术采用多次运行pattern多次捕获，每次存储不同的fail数据，来达到捕获所有fail数据的能力，每次将最后一条fail的vector index设置给FPGA，作为下一次捕获的开始vector，来达到获取所有失败信息的目的，技术点在于给每个vector做了index标记，并下发给FPGA，FPGA在存储fail信息的时候也会携带fail的vector index到Hram，于是就可以知道当前fail的vector是第几条vector，从而一次性可以打印出所有失败的DUT，并得知失败的是哪些vector，以及哪些引脚失败了，对期望的波形和实际波形进行展示对比。
附图说明
[0015]下面结合附图对本专利技术作进一步的说明。
[0016]图1是本专利技术一种基于fail周期的ATE测试方法的流程示意图。
具体实施方式
[0017]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0018]请参阅图1所示，本专利技术为一种基于fail周期的ATE测试方法及系统，包括以下步骤：书写pattern文件（波形数据），所述pattern文件用于指定待测芯片每个通道的每个周期的波形，对pattern文件进行编译，将pattern文件转化为FPGA阵列（现场可编程门阵列）能够识别的数据格式；将编译后的pattern数据加载至FPGA阵列，开始运行pattern指令到FPGA阵列，FPGA阵列收集fail数据（测试失败数据）并存储到Hram模块中，从预设的vector index（向量索引）开始存储，pattern运行结束后，从Hram（存储器）模块中识别fail数据；若识别出fail数据，则对fail数据进行解析，将fail数据的vector index和channel（通道）记录下来，将最后一条fail数据的vector index设置给FPGA阵列，重新运行pattern文件，FPGA阵列从该vector index开始存储fail数据；若未识别出fail数据，则停止捕获。
[0019]Pattern文件，即波形数据，通常是一种包含测试模式或测试向量的文件，这些测试模式或测试向量用于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于fail周期的ATE测试方法，其特征在于，包括以下步骤：书写pattern文件，所述pattern文件用于指定待测芯片每个通道的每个周期的波形，对pattern文件进行编译，将pattern文件转化为FPGA阵列能够识别的数据格式；将编译后的pattern数据加载至FPGA阵列，开始运行pattern指令到FPGA阵列，FPGA阵列收集fail数据并存储到Hram模块中，从预设的vector index开始存储，pattern运行结束后，从Hram模块中识别fail数据；若识别出fail数据，则对fail数据进行解析，将fail数据的vector index和channel记录下来，将最后一条fail数据的vector index设置给FPGA阵列，重新运行pattern文件，FPGA阵列从该vector index开始存储fail数据；若未识别出fail数据，则停止捕获。2.根据权利要求1所述的一种基于fail周期的ATE测试方法，其特征在于，所述fail数据包括fail channel、fail edge、vector index 和vector信息，所述fail数据从预设的vector index开始存储至Hram模块中，一次存储包括512个周期。3.根据权利要求2所述的一种基于fail周期的ATE测试方法，其特征在于，所述fail数据中包含每个通道4个edge的信息，每个edge占用一个bit，这个bit为1，表示fail。4.根据权利要求1所述的一种基于fail周期的ATE测试方法，其特征在于，识别fail数据的具体过程为：步骤一：FPGA阵列收到start消息，开始运行pattern文件，FPGA阵列从每个周期的vector中，提取...

【专利技术属性】
技术研发人员：郝学塨，
申请(专利权)人：悦芯科技股份有限公司，
类型：发明
国别省市：