一种P沟道半导体器件及其制备方法技术

本发明专利技术涉及一种P沟道半导体器件及其制备方法，属于半导体技术领域，用于解决P沟道器件制备难度大的问题。本发明专利技术提供的P沟道半导体器件包括由沟道层和势垒层构成的外延体，势垒层自沟道层的第一垂直界面外延得到；沟道层包括自下向上排列的N型半导体层和P型半导体层；外延体自顶部分隔为并列的第一外延体和第二外延体，第一外延体中垂直的二维空穴气和第二外延体中垂直的二维空穴气绝缘隔离；第一电极提供在第一外延体的顶部；第二电极提供在第二外延体的顶部；第三电极提供在外延体侧面的自第一垂直界面外延的势垒层上。本发明专利技术提供的增强型P沟道半导体器件能够提供垂直的高密度空穴气，降低了P沟道器件的制备难度。降低了P沟道器件的制备难度。降低了P沟道器件的制备难度。

【技术实现步骤摘要】
一种P沟道半导体器件及其制备方法


[0001]本专利技术涉及半导体
，特别地涉及一种P沟道半导体器件及其制备方法。

技术介绍

[0002]III
‑
V族化合物是重要的半导体材料，例如AlN、GaN、InN、AlP、GaAs及这些材料的化合物，如AlGaN、InGaN、AlInGaN等。由于III
‑
V族化合物具有直接带隙、宽禁带、高击穿电场强度等优点，以GaN为代表的III
‑
V族化合物半导体广泛应用在发光器件、电力电子、射频器件等领域。
[0003]III
‑
V族化合物是一类极性半导体材料，在极性半导体的表面或两种不同的极性半导体界面处存在固定极化电荷。这些固定极化电荷的存在能够吸引可移动的电子或空穴等载流子，从而形成二维电子气（2DEG）或二维空穴气（2DHG），并且具有较高的面电荷密度。同时，由于不需要对半导体材料进行掺杂，二维电子气或二维空穴气受到的离子散射等作用也大大减少，因此具有较高的迁移率。以图1中的HEMT（High Electron Mobility Transistors，高电子迁移率晶体管）原理为例，图1是现有技术中的一种横向耗尽型HEMT的结构原理图。HEMT的底层是衬底层(一般为SiC或Si等材料)，然后外延生长N型GaN作为沟道层，在沟道层上外延生长的P型AlGaN作为势垒层，在沟道层和势垒层的界面形成AlGaN/GaN异质结，异质结处形成二维电子气（2DEG）。在势垒层上淀积形成绝缘接触的栅极(G)，源极(S)区和漏极(D)区进行高浓度掺杂，使源极和漏极与沟道中的二维电子气相连形成欧姆接触。
[0004]虽然III
‑
V族化合物同样能够产生高密度的空穴气，但是由于现有器件结构绝大多数为如图1所示的平面的横向器件，因而单位面积上的空穴集成度不够高，很难制备出与N沟道器件效果相近的P沟道器件。

技术实现思路

[0005]针对现有技术中存在的技术问题，本专利技术提出了一种P沟道半导体器件及其制备方法，用于降低P沟道半导体器件的制备难度。
[0006]为了解决上述技术问题，本专利技术提供了一种P沟道半导体器件，所述P沟道半导体器件包括由沟道层和势垒层构成的外延体、第一电极、第二电极和第三电极；其中，所述外延体的沟道层具有第一垂直界面，所述势垒层自所述沟道层的第一垂直界面外延得到；所述沟道层自下向上包括N型半导体层和P型半导体层，在所述P型半导体层中靠近与所述势垒层交界的区域产生有垂直的二维空穴气，所述垂直的二维空穴气在所述N型半导体层中被耗尽；所述外延体自顶部分隔为并列第一外延体和第二外延体，所述第一外延体中的垂直的二维空穴气和所述第二外延体中的垂直的二维空穴气绝缘隔离；所述第一电极提供在所述第一外延体的顶部；所述第二电极提供在所述第二外延体的顶部；所述第三电极直接或间接地提供在所述外延体侧面的自所述第一垂直界面外延的所述势垒层上，且所述第三电极分别覆盖所述第一外延体中所述P型半导体层的部分区域、所述第二外延体中所述P型
半导体层的部分区域及N型半导体层的部分区域，在对所述第三电极外加电压时能够电连接所述第一外延体中的二维空穴气和所述第二外延体中的二维空穴气；其中，所述沟道层和所述势垒层为分别为III
‑
V族化合物的半导体层。
[0007]在另一方面，本专利技术还提供了一种P沟道半导体器件的制备方法，包括以下步骤：提供沟道层，所述沟道层自下向上包括N型半导体层和P型半导体层，且所述沟道层具有第一垂直界面；自所述沟道层的第一垂直界面外延得到势垒层，在所述P型半导体层中靠近与所述势垒层交界的附近区域产生有垂直的二维空穴气，所述垂直的二维空穴气在所述N型半导体层中被耗尽；所述沟道层和所述势垒层构成外延体；将所述外延体自顶部分隔为并列的第一外延体和第二外延体，其中，所述第一外延体中的垂直的二维空穴气和所述第二外延体中的垂直的二维空穴气绝缘隔离；在所述第一外延体的顶部提供第一电极；在所述第二外延体的顶部提供第二电极；在所述外延体侧面的自所述第一垂直界面外延的所述势垒层上直接或间接地提供第三电极，且所述第三电极分别覆盖所述第一外延体中所述P型半导体层的部分区域、所述第二外延体中所述P型半导体层的部分区域及N型半导体层的部分区域，在对所述第三电极外加电压时能够电连接所述第一外延体中的二维空穴气和所述第二外延体中的二维空穴气；其中，所述沟道层和所述势垒层为分别为III
‑
V族化合物的半导体层。
[0008]本专利技术实现了一种垂直的增强型P沟道半导体器件，由于本专利技术中沟道层中的P型半导体层置于顶层，且作为源极和漏极的电极也置于顶层，因而降低了P沟道器件的制备难度；由于本专利技术采用了垂直结构，能够提供垂直的高密度空穴气，从而解决了横向器件中P沟道中空穴集成度不高的问题；从安全角度来说，本专利技术提供的增强型器件能够提高应用电路安全性。
附图说明
[0009]下面，将结合附图对本专利技术的优选实施方式进行进一步详细的说明，其中：图1是现有技术中的一种横向耗尽型HEMT的结构原理图；图2是根据本专利技术实施例一的P沟道半导体器件的纵向截面的结构原理示意图；图3是图2所示P沟道半导体器件的A向结构原理示意图；图4是图2所示P沟道半导体器件的B向结构原理示意图；图5是根据本专利技术实施例一的P沟道半导体器件的制备方法的流程示意图；图6是根据本专利技术实施例一的衬底的纵向截面的结构原理示意图；图7是根据本专利技术实施例一在衬底3上外延沟道层110的纵向截面的结构原理示意图；图8是根据本专利技术实施例一在衬底上外延沟道层110和势垒层120之后的纵向截面的结构原理示意图；图9是根据本专利技术实施例一去除顶部势垒层120后的纵向截面的结构原理示意图；图10是在图9所示外延体1进行离子注入工艺后的A向的纵向截面的结构原理示意
图；图11是在图9所示外延体1进行离子注入工艺后的B向的部分结构原理示意图；图12是根据本专利技术实施例一在外延体1上提供了电极后的纵向截面的结构原理示意图；图13是图12的A向纵向截面的结构原理示意图；图14是图12的B向的部分结构原理示意图；图15是根据本专利技术实施例二的P沟道半导体器件的A向纵向截面的结构原理示意图；图16是图15所示P沟道半导体器件的B向部分结构原理示意图；图17是根据本专利技术实施例三的P沟道半导体器件纵向截面的结构原理示意图；图18是图17的A向纵向截面的结构原理示意图；图19是图17的B向的部分结构原理示意图；图20是根据本专利技术实施例四的P沟道半导体器件的A向纵向截面的结构原理示意图；图21是根据本专利技术实施例五的P沟道半导体器件的纵向截面的结构原理示意图；图22是图21的A向纵向截面的结构原理示意图；图23是图21的B向的部分结构原理示意图；图24是根据本专利技术实施例六的P沟道半导体器件的纵向截面的结构原理示意图；图25是图24的A向纵向截面的结构原理示意图；以及图26是图24的B向的部分结构原理示意图。
[0010]附图标记说明：1、外延体；11、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种P沟道半导体器件，其特征在于，包括由沟道层和势垒层构成的外延体、第一电极、第二电极和第三电极；其中，所述沟道层具有第一垂直界面，所述势垒层自所述沟道层的第一垂直界面外延得到；所述沟道层包括自下向上排列的N型半导体层和P型半导体层，在所述P型半导体层中靠近与所述势垒层交界的区域产生有垂直的二维空穴气，所述垂直的二维空穴气在所述N型半导体层中被耗尽；所述外延体自顶部分隔为并列的第一外延体和第二外延体，所述第一外延体中的垂直的二维空穴气和所述第二外延体中的垂直的二维空穴气绝缘隔离；所述第一电极提供在所述第一外延体的顶部；所述第二电极提供在所述第二外延体的顶部；所述第三电极直接或间接地提供在所述外延体侧面的自所述第一垂直界面外延的所述势垒层上，且所述第三电极分别覆盖所述第一外延体中所述P型半导体层的部分区域、所述第二外延体中所述P型半导体层的部分区域及N型半导体层的部分区域，在对所述第三电极外加电压时能够电连接所述第一外延体中的二维空穴气和所述第二外延体中的二维空穴气；其中，所述沟道层和所述势垒层分别为III
‑
V族化合物的半导体层。2.根据权利要求1所述的P沟道半导体器件，其特征在于，所述第一外延体和所述第二外延体之间包括通过离子注入方式或刻蚀方式实现所述第一外延体和所述第二外延体绝缘的隔离区，所述隔离区的深度大于所述P型半导体层的厚度。3.根据权利要求1或2所述的P沟道半导体器件，其特征在于，所述沟道层中的所述N型半导体层的下层还进一步包括第三半导体层，所述第三半导体层为III
‑
V族化合物的半导体层，所述第三半导体层中靠近与所述势垒层交界的区域产生有垂直的二维空穴气。4.根据权利要求3所述的P沟道半导体器件，其特征在于，所述第三电极至少包括第一子电极和第二子电极，所述第一子电极的本体跨越所述N型半导体层，所述第一子电极的上端覆盖所述第一外延体中的所述P型半导体层的部分区域，所述第一子电极的下端覆盖所述第三半导体层的部分区域；所述第二子电极的本体跨越所述N型半导体层，所述第二子电极的上端覆盖所述第二外延体中的所述P型半导体层的部分区域，所述第二子电极的下端覆盖所述第三半导体层的部分区域。5.根据权利要求4所述的P沟道半导体器件，其特征在于，所述第一子电极和所述第二子电极通过导电金属电连接。6.根据权利要求4所述的P沟道半导体器件，其特征在于，所述第一子电极自所述外延体侧面延伸到所述第一外延体的顶部；和/或所述第二子电极自所述外延体侧面延伸到所述第二外延体的顶部。7.根据权利要求6所述的P沟道半导体器件，其特征在于，进一步包括位于外延体顶部的第一介质层、第一电极引出端和/或第二电极引出端，所述第一介质层至少包覆位于所述第一外延体的顶部的所述第一电极和/或位于所述第二外延体的顶部的所述第二电极，在所述第一子电极自所述外延体侧面延伸到所述第一外延体的顶部时位于所述第一介质层上方，所述第一子电极下方的所述第一电极通过第一引出金属与所述第一电极引出端电连接；在所述第二子电极自所述外延体侧面延伸到所述第二外延体的顶部时位于所述第一介
质层上方，所述第二子电极下方的所述第二电极通过第二引出金属与所述第二电极引出端电连接。8.根据权利要求1所述的P沟道半导体器件，其特征在于，进一步包括衬底，所述衬底包括具有高度差的第一台面和第二台面，连接所述第一台面和所述第二台面的衬底台阶侧面具备六轴对称性；对应地，以所述衬底台阶侧面作为外延面依次外延得到所述沟道层和所述势垒层。9.根据权利要求8所述的P沟道半导体器件，其特征在于，进一步包括成核层，以所述衬底台阶侧面作为外延面依次外延得到所述成核层、所述沟道层和所述势垒层。10.一种P沟道半导体器件的制备方法，其特征在于，包括：提供沟道层，所述沟道层包括自下向上排列的N型半导体层和P型半导体层，且所述沟道层具有第一垂直界面；自所述沟道层的第一垂直界面外延得到势垒层，在所述P型半导体层中靠近与所述势垒层交界的区域产生有垂直的二维空穴气，所述垂直的二维空穴气在所述N型半导体层中被耗尽；所述沟道层和所述势垒层构成外延体；将所述外延体自顶部分隔为并列的第一外延体和第...

【专利技术属性】
技术研发人员：陈龙，闫韶华，黎子兰，
申请(专利权)人：广东致能科技有限公司，
类型：发明
国别省市：