接触结构及其制作方法技术

本申请提供接触结构及其制作方法，所述方法包括：提供衬底以及位于所述衬底上的介质层，所述介质层中包括多个贯穿所述介质层且尺寸不同的沟槽；在所述介质层上以及沟槽内沉积第一金属层，至所述第一金属层至少填充所述沟槽中尺寸最小的沟槽的三分之二；通入惰性气体，使所述沟槽上部的第一金属层表面转化为钝化层；继续在所述第一金属层上以及所述沟槽内沉积第二金属层，至所述第二金属层填满所述沟槽中尺寸最大的沟槽；通入激活气体，所述激活气体使所述钝化层还原为第一金属层；在所述第二金属层表面以及所述沟槽内继续沉积第二金属层至设定时间。所述方法解决了钨填充能力不足引起不同大尺寸接触沟槽的高压集成器件金属桥连的问题。属桥连的问题。属桥连的问题。

【技术实现步骤摘要】
接触结构及其制作方法


[0001]本申请涉及半导体制造领域，尤其涉及一种接触结构及其制作方法。

技术介绍

[0002]高压MOS功率器件是一种高输入阻抗，电压控制的器件。因其具有简化驱动电路结构，开关速度迅速，耐高温等特性被广泛应用在电源管理，马达控制和镇流器等开关电路中。该类器件由于较高的耐压需求，因此在电路中常常需要设计不同尺寸的接触沟槽或者孔来降低电流的热效应影响。
[0003]金属钨是接触沟槽填充中的一种常见金属材料，对于大尺寸钨接触沟槽，现有的金属钨填充技术会出现沟槽内金属填充不足的情况，因此在沟槽或者孔内出现空洞。在后续研磨
‑
蚀刻等制程后，所述沟槽或者孔内的空洞容易作为缺陷(defect)源引起金属层(Metal 1)发生桥连(metal bridge)，进而造成电路芯片的良率损失。
[0004]因此针对具有不同大尺寸接触沟槽或者接触孔的高压器件，开发一种高效的钨生长方法是亟待解决的技术问题。

技术实现思路

[0005]本申请要解决的技术问题是提供一种接触结构及其制作方法，可以解决在不同尺寸的接触沟槽或者接触空内填充金属钨时出现空洞的问题。
[0006]为解决上述技术问题，本申请提供了一种接触结构的制作方法，包括：提供衬底以及位于所述衬底上的介质层，所述介质层中包括两个或者两个以上贯穿所述介质层且尺寸不同的沟槽；在所述介质层上以及沟槽内沉积第一金属层，至所述第一金属层至少填充所述沟槽中尺寸最小的沟槽的三分之二；通入惰性气体，使所述沟槽上部的第一金属层表面转化为钝化层；继续在所述第一金属层上以及所述沟槽内沉积第二金属层，至所述第二金属层填满所述沟槽中尺寸最大的沟槽；通入激活气体，所述激活气体使所述钝化层还原为第一金属层；在所述第二金属层表面以及所述沟槽内继续沉积第二金属层至设定时间。
[0007]本申请一些实施例中，所述沟槽的宽度大于0.6微米，或者所述尺寸最大的沟槽与尺寸最小的沟槽的宽度比大于等于1.5。
[0008]本申请一些实施例中，所述方法还包括：在所述介质层表面以及所述沟槽的侧壁以及底部形成黏连层；在所述黏连层表面形成浸润层；在所述浸润层表面形成晶核层，其中，所述第一金属层形成在所述晶核层之后。
[0009]本申请一些实施例中，在所述第二金属层表面以及所述沟槽内继续沉积第二金属层至设定时间后，还包括：去除高于所述介质层表面的黏连层，浸润层，晶核层，第一金属层以及第二金属层，形成所述接触结构。
[0010]本申请一些实施例中，所述晶核层、第一金属层和所述第二金属层材料为钨。
[0011]本申请一些实施例中，所述惰性气体为N2或者Ar。
[0012]本申请一些实施例中，所述激活气体为B2H6。
[0013]本申请一些实施例中，所述黏连层包括Ti和TiN。
[0014]本申请一些实施例中，所述浸润层材料为单晶硅。
[0015]本申请一些实施例中，所述沟槽至少包括第一沟槽和第二沟槽，其中，所述第一沟槽为尺寸最大的沟槽，所述第二沟槽为尺寸最小的沟槽。本申请实施例还提供一种接触结构，包括：衬底；位于所述衬底上的介质层，所述介质层中包括两个或者两个以上贯穿所述介质层且尺寸不同的沟槽；位于所述沟槽内的第一金属层和第二金属层，所述第一金属层和第二金属层填满所述沟槽。
[0016]本申请一些实施例中，所述沟槽的侧壁和底部上还包括依次排列的黏连层、浸润层以及晶核层，所述第一金属层位于所述晶核层表面。
[0017]本申请一些实施例中，所述黏连层包括Ti和TiN，所述晶核层、第一金属层和所述第二金属层材料为钨，所述浸润层材料为单晶硅。
[0018]本申请技术方案的接触结构及其制作方法，发展了一种更为简单高效的方法实现对具有不同尺寸的大接触沟槽或者接触孔的集成器件的无缝钨填充效果。解决了钨填充能力不足引起不同大尺寸接触沟槽或者接触孔的高压集成器件金属桥连的问题，进而提升电路芯片的良率。
附图说明
[0019]以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的专利技术意图。应当理解，附图未按比例绘制。其中：
[0020]图1为一种高压MOS功率器件的大尺寸接触沟槽内钨填充不足出现空洞的结构示意图；
[0021]图2为一种高压MOS功率器件的大尺寸接触沟槽内钨填充不足导致金属桥连的结构示意图；
[0022]图3至图11为本申请实施例的接触结构的制作方法各步骤的结构示意图；
[0023]图12为传统方法和本申请实施例的接触结构的制作方法形成的接触结构的SEM图；
[0024]图13是采用N2钝化处理后气体处理时间和钨生长时间的变化关系图；
[0025]图14是B2H6激活处理后气体处理时间和钨生长时间的变化关系图；
[0026]图15是采用N2钝化处理后和B2H6激活处理后气体处理时间与钨电阻率的变化关系图。
具体实施方式
[0027]以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
[0028]图1为一种高压MOS功率器件的大尺寸接触沟槽内钨填充不足出现空洞的结构示意图，参考图1所示的高压MOS器件的结构示意图，所述高压MOS器件包括衬底100，所述衬底100内形成有沟槽隔离结构103，用于定义有源区；所述衬底100内还包括相邻的漂移区101和阱区102；栅极结构110，位于所述漂移区101和阱区102的交界处且覆盖部分漂移区101和部分阱区102；漏极区104，位于栅极结构110一侧的漂移区101内，所述漏极区104和栅极结构110相隔离；漏电极120，位于漏极区104上且电连接所述漏极区104；源极区105，位于栅极结构另一侧的阱区102内，所述源极区105与所述栅极结构110相隔离，源电极130，位于源极区105上且电连接源极区105；硅金属阻挡(SAB，salicide block)层140，位于漏极区104和栅极结构110之间的漂移区101和部分栅极结构110上；沟槽电极150，位于栅极结构110一侧的硅金属阻挡层140上。
[0029]在附图1中，所述漏电极120，源电极130以及沟槽电极150内填充的都是金属钨，由于所述沟槽电极150的横向尺寸远大于所述漏电极120和源电极130，因此，在同步填充所述漏电极120，源电极130以及沟槽电极150内金属材料时，所述沟槽电极150内由于钨填充不足会出现空洞，进一步，所述空洞中又会出现杂本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种接触结构的制作方法，其特征在于，包括：提供衬底以及位于所述衬底上的介质层，所述介质层中包括两个或者两个以上贯穿所述介质层且尺寸不同的沟槽；在所述介质层上以及沟槽内沉积第一金属层，至所述第一金属层至少填充所述沟槽中尺寸最小的沟槽的三分之二；通入惰性气体，使所述沟槽上部的第一金属层表面转化为钝化层；继续在所述第一金属层上以及所述沟槽内沉积第二金属层，至所述第二金属层填满所述沟槽中尺寸最大的沟槽；通入激活气体，所述激活气体使所述钝化层还原为第一金属层；在所述第二金属层表面以及所述沟槽内继续沉积第二金属层至设定时间。2.根据权利要求1所述的接触结构的制作方法，其特征在于，所述沟槽的宽度大于0.6微米，或者所述尺寸最大的沟槽与尺寸最小的沟槽的宽度比大于等于1.5。3.根据权利要求2所述的接触结构的制作方法，其特征在于，所述方法还包括：在所述介质层表面以及所述沟槽的侧壁以及底部形成黏连层；在所述黏连层表面形成浸润层；在所述浸润层表面形成晶核层，其中，所述第一金属层形成在所述晶核层之后。4.根据权利要求3所述的接触结构的制作方法，其特征在于，在所述第二金属层表面以及所述沟槽内继续沉积第二金属层至设定时间后，还包括：去除高于所述介质层表面的黏连层，浸润层，晶核层，第一金属层以及第二金属层，形成所述接触结构。5.根据权利要求4所述的接触结构的...

【专利技术属性】
技术研发人员：郑磊，米红星，刘超，牛健，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：